JPS60237523A - 内部時計の制御装置 - Google Patents

内部時計の制御装置

Info

Publication number
JPS60237523A
JPS60237523A JP59094899A JP9489984A JPS60237523A JP S60237523 A JPS60237523 A JP S60237523A JP 59094899 A JP59094899 A JP 59094899A JP 9489984 A JP9489984 A JP 9489984A JP S60237523 A JPS60237523 A JP S60237523A
Authority
JP
Japan
Prior art keywords
time data
station
internal clock
mask
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59094899A
Other languages
English (en)
Inventor
Taku Nagamine
長峯 卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59094899A priority Critical patent/JPS60237523A/ja
Publication of JPS60237523A publication Critical patent/JPS60237523A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は計算機システムにおける内部時計の制御に関
するものである。
〔従来技術〕
第1図は従来の計算機システムにおいて内部時計を持た
々い場合を示すブロック図であって、(1)は時計、(
2a) 、 (2b) 、 (2c) はそれぞれ計算
機、(3a)。
(3b)、(3c)はそれぞれ伝送インタフェイス、(
41は共通の伝送バスであシ、(5a)、(5b)、(
5c) はそれぞれ時刻データの伝送線である。
第1図に示す装置では、時計(υが単一であるため時刻
合せをする必要がないかわりに、時計(1)の故障から
このシステムを守るために、時計(1)を2重化し、こ
れの切換機構等を設けることが必要となり、また伝送バ
ス(41に接続される計算機を増設する場合、時刻デー
タの伝送線を増設し、かつ、時計(1)と時刻データ伝
送線とのインタフェースを改造することが必要であり煩
雑外作業となるという欠点があった。
第2図は内部時計を有する従来の計算機システムを示す
ブロック図で、第1図と同一符号は同−又は相当部分を
示し、(la)、(lb)、(1(り はそれぞれ時計
である。
第2図に示すシステムでは1つの時計がダウンしても全
体のシステムのダウンにはつながらず、かつ、伝送バス
(41に共通に接続される計算機を増設する場合には便
利であるが、時計相互の]くツクアップがなされておら
ず、かつ自動的な時刻合せが出来ないという欠点があっ
た。
時刻データは各計算機に接続されるCRTに表示された
シ、入力のサンプリングタイムの判断に使用されたりす
るので同一システム内の時計は所定の誤差範囲内に時刻
合せをしておく必要があるが、第2図に示す従来の装置
では自動的時刻合せができないという欠点があった。
〔発明の概要〕
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では伝送バスを使用して
内部時計の相互バックアップ及び時刻合せを自動的に実
行できる制御装置を提供するものである。
〔発明の実施例〕
以下この発明の実施例を図面について説明する。
第3図はこの発明の一実施例を示すブロック図で、第2
図と同一符号は同−又は相当部分を示し、(31a)は
制御装置である。但し、第3図は第2図の計算機(2a
)に相当する部分だけを示しているが、計算機(2b)
、(2c)に相当する部分も同様な構成である。
第4図はオ・3図の制御装置(31a)の内部構成を示
すブロック図であって、第3図と同一符号は同一部分を
示し、(41)は監視装置、(42)はバックアップ時
計部、(43)はセレクタ、(44)は比較部、(45
)はマスタダウン検出部、(46)は内部時計(1a)
 Kよる時刻データ、< 47 )l−1バックアップ
時計8(42’、)による時刻データ、(48)は言」
算機(2a)内で使用される時刻データ、(49)はマ
スク局(後節で説明する)からの時刻データ、(50)
は時刻合せに用いられる時刻データ、(51)は時計(
1a)が故障したことを示す故障信号、(52)は毎秒
に1回出力される秒パルス、(53)はマスク局から毎
秒に1回出力される秒パルス、(54)は時計(1a)
に対する設定信号、(55)はマスタダウン信号、(5
6)はマスク局切換信号、(57)はインバータ、(5
8)はアンドゲートである。
時刻データ(46)、(49)には年、月、日、時、分
を表す情報が、分が変化する時点(毎分の0秒の時点)
で送出され、秒のデータはパルス(52)。
(53)を積算するカウンタによって得られ、そのカウ
ンタは分が変化する時点でリセットされる。
したがって、この明細書で時刻データというときは秒パ
ルス(52)を含む時刻データ(46) 、及び秒パル
ス(53)を含む時刻データ(49)を意味する。
すべての計算機内の制御装#、は第4図に示す制御装置
(ala)と同様な構成であるが、時刻データの伝送に
関してマスク局としての動作とスレーブ局としての動作
は異なる。共通の伝送バス(4)に接続されるすべての
計算機のうちいずれか1つの計算機がマスク局となり他
の計算機がスレーブ局となるのであるが、どの計算機も
マスク局となり得る構造を持っているので、マスク局に
なる優先順位をあらかじめ定めておけばよい。
マスク局になった計S機の伝送インタフェイスでは時刻
データ(46)と秒パルス(52)を伝送バス(4)上
に出力する。
スレーブ局となった計算機の伝送インタフェイスでは伝
送バス(4)からの時刻データ(49)と秒パル(53
)を入力し、バックアップ時計部(42)で時刻データ
(47)を生成する。監視装置(41)から故障信号(
51)が出力されてない時はセレクタ(43)は時刻デ
ータ(46)を選択して時刻データ(48)としてこの
計算機内で使用し、故障信号(51)が出力されている
時はセレクタ(43)は時刻データ(47)を選択して
時刻データ(48)としてこの計算機内で使用する。ま
た、比較5(44)は時刻データ(46)と(49)と
を比較し、両者の差が許容値を越した場合、時刻データ
(49)を時刻データ(50)として時計(1a)に出
力し設定信号(54)を出力して時刻データ(50)を
時計(1a)の時刻データとして設定する。
また、秒パルス(53)が所定の期間欠落するとマスタ
ダウン検出部(45)はこれを検出しマスタダウン信号
(55)を出力する。この時点で故障信号(51)が出
力されてなければ、マスク局切換信号(56)が出力さ
れる。マスク局切換信号(56)を出力したスレーブ局
のうちからあらかじめ定められた優先順位に従ってマス
ク局が選定され、マスク局となった計算機の伝送インタ
フェイスは先に説明したように時刻信号(46)及び秒
パルス(52)を伝送バス(4)上に出力する。マスク
局では監視装置(41)により自局の時計の故障の有無
を監視し、異常があって故障信号(br )が送出され
たときは伝送インタフェイスはこれを受けて自局がマス
クを放棄する旨の特定コードを全スレー1局に送信して
、マスク局切換信号(b6)が出力された場合と同様に
マスク局の切換を行う。
なお、第4図に示す制御装置(31a)の構成は一実施
例を示すものでろって、この発明がこの実施例に限定さ
れるものでないことは申すまでもない。
〔発明の効果〕
以上のようにこの発明によれば、各計算機内に独立に時
計を持っているので、増設等に容易に対応でき、かつ各
時計の時刻合せ全自動的に行うことができ、いずれかの
時計の故障に対しても他の時計でバックアップすること
ができるため、システム設計が容易で、かつ高信頼性の
システムを構築することができる。
【図面の簡単な説明】
第1図は従来の装置の一例を示すブロック図、第2図は
従来の装置の他の例を示すブロック図、第3図はこの発
明の一実施例を示すブロック図、第4図は第3図の制御
装置の内部構成を示すブロック図である。 (la)、(lb)、(lc)−それぞれ時計、(2a
)、(2b)。 (2c) ・−・それぞれ計舞4機、(3a)、(3b
)、(3c) =・それぞれ伝送インタフェイス、(3
1a)・・・制御装置、(41)・・・監視装置、(4
2)・・・バックアップ時計部、(43)・・・セレク
タ、(44)・・・比較部、(45)・・・マスタダウ
ン検出部。 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄

Claims (1)

  1. 【特許請求の範囲】 それぞれ内部時計を備えた複数の計算機が共通の伝送バ
    スに接続される場合の各計算機の内部時計を制御する内
    部時計の制御装置において、いずれかの計算機をマスク
    局、このマスク局以外の計算機をスレーブ局と定め、上
    記マスク局の内部時計による時刻データを上記伝送バス
    を介してすべてのスレーブ局に入力する手段、上記マス
    ク局及び上記各スレーブ局に設けられ、当該局の内部時
    計の動作を監視する監視装置、各スレーブ局に設けられ
    上記マスク局からの時刻データにもとづきバックアップ
    時計を生成するバックアップ時計部、 上記監視装置の出力に従い当該スレーブ局の内部時計の
    時刻データ又は上記バックアップ時計部の時刻データの
    いずれかを自局内で使用する時刻データとして出力する
    セレクタ、 上記マスク局からの時刻データと当該スレーブ局の内部
    時計による時刻データとを比較し、許容値以上の誤差を
    生じたとき上記内部時計による時刻データを修正する手
    段、 各スレーブ局において上記マスク局からの時刻データを
    監視し、マスク局からの時刻データに事故が検出されか
    つ当該スレーブ局の監視装置において当該スレーブ局の
    内部時計が正常なことが検出されたとき、マスク局切換
    信号を上記伝送バス上に送出する手段、 切換えられてマスク局となった計算機の内部時計からの
    時刻データを上記伝送バス上に送出する手段を備えたこ
    とを特徴とする内部時計の制御装置。
JP59094899A 1984-05-09 1984-05-09 内部時計の制御装置 Pending JPS60237523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59094899A JPS60237523A (ja) 1984-05-09 1984-05-09 内部時計の制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59094899A JPS60237523A (ja) 1984-05-09 1984-05-09 内部時計の制御装置

Publications (1)

Publication Number Publication Date
JPS60237523A true JPS60237523A (ja) 1985-11-26

Family

ID=14122874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59094899A Pending JPS60237523A (ja) 1984-05-09 1984-05-09 内部時計の制御装置

Country Status (1)

Country Link
JP (1) JPS60237523A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188215A (ja) * 1987-01-30 1988-08-03 Yokogawa Electric Corp 分散形制御システム
JPS6446819A (en) * 1987-08-18 1989-02-21 Fujitsu Ltd Clock control system
JPH05241904A (ja) * 1992-01-27 1993-09-21 Nec Corp システム端末装置による障害検出方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188215A (ja) * 1987-01-30 1988-08-03 Yokogawa Electric Corp 分散形制御システム
JPS6446819A (en) * 1987-08-18 1989-02-21 Fujitsu Ltd Clock control system
JPH05241904A (ja) * 1992-01-27 1993-09-21 Nec Corp システム端末装置による障害検出方式

Similar Documents

Publication Publication Date Title
EP0260625B1 (en) Method for bumpless changeover from active units to back-up units in computer equipment and a device for carrying out the method
CN1326042C (zh) 容错计算机系统及其再同步方法和再同步程序
US7120820B2 (en) Redundant control system and control computer and peripheral unit for a control system of this type
EP0654154B1 (en) Method of input signal resolution for actively redundant process control computers
US5638510A (en) Multiplexed system with watch dog timers
US5406472A (en) Multi-lane controller
JPS60237523A (ja) 内部時計の制御装置
US5278843A (en) Multiple processor system and output administration method thereof
JP3302499B2 (ja) 2重系装置
US4551836A (en) Cross-copy arrangement for synchronizing error detection clock signals in a duplex digital system
JPH0462081B2 (ja)
JP2941387B2 (ja) 多重化装置の一致化制御方式
JPH0619641B2 (ja) 多重系制御システムのデータ管理方式
JP3221109B2 (ja) マルチプロセッサシステム、およびtod同期化制御方法
JPS6031669A (ja) 計算機制御装置の多重系制御方法
JPS60112103A (ja) ハイブリッド制御装置
JP2645880B2 (ja) システムクロック二重化方式
JPH03154901A (ja) 2重化制御装置
JPH08206Y2 (ja) 並列多重電子連動装置
JPS5854470A (ja) 多重系電子計算機システム構成制御方式
JPH0551921B2 (ja)
JPH04359187A (ja) 計算機時計システム
JPS6373350A (ja) 転送装置
JPS5872226A (ja) クロツク切替え回路
JPS59132052A (ja) 多重化演算処理装置