JPS6031669A - 計算機制御装置の多重系制御方法 - Google Patents
計算機制御装置の多重系制御方法Info
- Publication number
- JPS6031669A JPS6031669A JP58139429A JP13942983A JPS6031669A JP S6031669 A JPS6031669 A JP S6031669A JP 58139429 A JP58139429 A JP 58139429A JP 13942983 A JP13942983 A JP 13942983A JP S6031669 A JPS6031669 A JP S6031669A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- systems
- input
- results
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は計算機制御システムにおいて、その信頼性を＾
めるため、計算機を多重化する際の多重系制御方式に関
する。
めるため、計算機を多重化する際の多重系制御方式に関
する。
一般に、制御システムの信頼性を高めるために多重化が
行なわれている。例えば、複数の計′Ｘ機と同期させ、
計算機のアドレスバス、データバスを常時照合、多数決
を行なうことによって、３重系の場合は１台の計算機が
故障しても、残シの２台の計ｘ機が故障なく、バス上で
の照合が一致していれば、そのまま計算制御を継続する
ことができるものがある。
行なわれている。例えば、複数の計′Ｘ機と同期させ、
計算機のアドレスバス、データバスを常時照合、多数決
を行なうことによって、３重系の場合は１台の計算機が
故障しても、残シの２台の計ｘ機が故障なく、バス上で
の照合が一致していれば、そのまま計算制御を継続する
ことができるものがある。
このような方法で多重系を構成した場合の問題は、まず
第１に、それぞれの計算機をどのように同期化するか、
第２に入力データをそれぞれの計Ｊ！機で同期（一致）
させるか、第３に、比較、多数決回路をどのようにして
７エイルセイフ化（誤りが検出されないことがないよう
にする）するか 。
第１に、それぞれの計算機をどのように同期化するか、
第２に入力データをそれぞれの計Ｊ！機で同期（一致）
させるか、第３に、比較、多数決回路をどのようにして
７エイルセイフ化（誤りが検出されないことがないよう
にする）するか 。
であシ、事例では特殊な入力同期、出力照合回路を設け
ることによって解決しているが、そのための回路の増大
を避けることはできない。特に系の数を増すに従ってそ
の複雑さけ増大する一方、第１の計′ｘ愼の同期化に関
しては、計算機のクロックを同期させることによシ、行
なっているが、そのため共通なりロックを用いているこ
とによシ、クロックの故障が、システム故障につながる
問題をはらんでいる。
ることによって解決しているが、そのための回路の増大
を避けることはできない。特に系の数を増すに従ってそ
の複雑さけ増大する一方、第１の計′ｘ愼の同期化に関
しては、計算機のクロックを同期させることによシ、行
なっているが、そのため共通なりロックを用いているこ
とによシ、クロックの故障が、システム故障につながる
問題をはらんでいる。
以上の問題の他に、このような詳細な動作に渡っての照
合多数決方式においては、−担１つの計算機が故障し、
それを保守しなければならない状況になったとき、その
他の動作中の計算機に影響を与えることなく補修するこ
とは困難であシ、ま゛た、補１しの終った後、復旧させ
る時においても、−担システム全体を停止させ、初期化
再起動する必要がおる。
合多数決方式においては、−担１つの計算機が故障し、
それを保守しなければならない状況になったとき、その
他の動作中の計算機に影響を与えることなく補修するこ
とは困難であシ、ま゛た、補１しの終った後、復旧させ
る時においても、−担システム全体を停止させ、初期化
再起動する必要がおる。
このような同期して、照合し故障を検出する方法、多数
決によって正しいと思われるデータを選択する方法では
以上のような問題があシ、一般には、照合せずこれを非
照合多重系と呼んでいる。
決によって正しいと思われるデータを選択する方法では
以上のような問題があシ、一般には、照合せずこれを非
照合多重系と呼んでいる。
計算機が内′蔵している故障、誤シ検出回路等に頼る方
式が用いられているが、この場合、その故障検出能力に
信頼性が依存するため、高度な信頼度を必要とするシス
テムには使うことができない。
式が用いられているが、この場合、その故障検出能力に
信頼性が依存するため、高度な信頼度を必要とするシス
テムには使うことができない。
以上のように、高信頼な計算機制御システムを実現する
ために、多重系を構成する上で、タイミングの同期、デ
ータ等の一致をとるための特殊な機構を設けることなく
実現する方法が望まれている。
ために、多重系を構成する上で、タイミングの同期、デ
ータ等の一致をとるための特殊な機構を設けることなく
実現する方法が望まれている。
本発明の目的は従来の多重系の問題点に鑑み、多重系計
算機のクロック同期、入力データの一致バスの照合など
、特殊な機構を設けることなく、高信頼多重系システム
を構成し制御する方式に関する。
算機のクロック同期、入力データの一致バスの照合など
、特殊な機構を設けることなく、高信頼多重系システム
を構成し制御する方式に関する。
多重系計算機で、各基を非同期で動作させた場合、同一
のプログラムで処理しても、その動作タイミングのずれ
による入力情報のずれのため計算結果は各基で異差が生
じる場合があるが、計Ｘ機が正常であれば、それぞれの
計算結果は正しく、どの系の結果を用いて制御してもシ
ステムは正しく動作する。したがって、その結果が妥当
なものであるかどうか判定でき、妥当であると判断され
たならば、どの系の結果を用いて制御してもよいことに
なる。ここで解決すべき問題は、タイミングの異差によ
って異なる結果をいかなる方法で正しいか否かを判定す
るか、それをいかなる手段で実現し、かつ正しい結果の
みが制御対象に加えられるようにするかである。
のプログラムで処理しても、その動作タイミングのずれ
による入力情報のずれのため計算結果は各基で異差が生
じる場合があるが、計Ｘ機が正常であれば、それぞれの
計算結果は正しく、どの系の結果を用いて制御してもシ
ステムは正しく動作する。したがって、その結果が妥当
なものであるかどうか判定でき、妥当であると判断され
たならば、どの系の結果を用いて制御してもよいことに
なる。ここで解決すべき問題は、タイミングの異差によ
って異なる結果をいかなる方法で正しいか否かを判定す
るか、それをいかなる手段で実現し、かつ正しい結果の
みが制御対象に加えられるようにするかである。
そこで本発明は、複数の計其機間をデータ伝送線で結合
し、それぞれの計Ｘ機で独立に入力したデータおよび、
そのデータに従って計算した結合を他のすべての計算機
に伝送し、それぞれの計算機で、受信したデータを１．
そのデータを発信した計算機毎に異なる領域のメモリに
格納し、かつ、時系列的に過去のデータを保存し、その
複数の計算機からのデータを比較する際に、最も新しく
到来したデータとその一つ前に到来したデータのどちら
かが、他のそれと一致している場合を正しいとし、キう
でなければ誤っていると判断することによって故障した
系を判別し、その系を切離すことに時機がある。
し、それぞれの計Ｘ機で独立に入力したデータおよび、
そのデータに従って計算した結合を他のすべての計算機
に伝送し、それぞれの計算機で、受信したデータを１．
そのデータを発信した計算機毎に異なる領域のメモリに
格納し、かつ、時系列的に過去のデータを保存し、その
複数の計算機からのデータを比較する際に、最も新しく
到来したデータとその一つ前に到来したデータのどちら
かが、他のそれと一致している場合を正しいとし、キう
でなければ誤っていると判断することによって故障した
系を判別し、その系を切離すことに時機がある。
以下、本発明の一芙施例を第１図〜第６図によって説明
する。
する。
第１図は、本発明を実施する３重系計算機制御システム
の構成を示すもので、ＩＡ、ＩＢ、ＩＣはそれぞれ単一
の計算機制御装置、２Ａ、２Ｂ−。
の構成を示すもので、ＩＡ、ＩＢ、ＩＣはそれぞれ単一
の計算機制御装置、２Ａ、２Ｂ−。
２Ｃはそれぞれの計算機制御装置ＩＡ、ＩＢ。
ＩＣに付加された多重系出力制御装置、３はＩＡ。
ＩＢ、ＩＣによって制御される制御対象、４は制御対象
の状態を検出するための状態入力線、６Ａ。
の状態を検出するための状態入力線、６Ａ。
６Ｂ、６Ｃはそれぞれの計算機制御装置ＩＡ。
ＩＢ、ｉｃ間を互いに結合し、データの授受を行なう伝
送線、７は制御対象３を制御するだめの制御出力線、８
は計算機制御装置に指示を与える指令装置、９は、８か
らの指令をＩＡ、ＩＢ、ＩＣに伝えるための指令線であ
る。
送線、７は制御対象３を制御するだめの制御出力線、８
は計算機制御装置に指示を与える指令装置、９は、８か
らの指令をＩＡ、ＩＢ、ＩＣに伝えるための指令線であ
る。
第２図は、第１図における、単１の計算機制御装置ＩＡ
の詳細構成を示すもので、１０１は処理装置ＣＰＵ、１
０２はその入出カッくス、１０３はタイマ、１０４〜１
０６はプロセス入力制御装置ＰＩＵ、１０７はプロセス
出力装置ＰＯＵ、１０８は通信制御装置ＣＣＵであ）、
他の計算機制御装置ＩＢ、ＩＣも１人と同一の構成をな
すものである。
の詳細構成を示すもので、１０１は処理装置ＣＰＵ、１
０２はその入出カッくス、１０３はタイマ、１０４〜１
０６はプロセス入力制御装置ＰＩＵ、１０７はプロセス
出力装置ＰＯＵ、１０８は通信制御装置ＣＣＵであ）、
他の計算機制御装置ＩＢ、ＩＣも１人と同一の構成をな
すものである。
第２図の単１計算機制御装置ＩＡにおいて、ＣＰＵＩ
０１は、ＰＩＵ１０４，１０５によシ、指令およびプロ
セス状態を入力し、その指令、プロセス状態にもとすい
て必要な処理を行ない、ＰＯＵ１０７によって、プロセ
スに対する制御指令を出力する。
０１は、ＰＩＵ１０４，１０５によシ、指令およびプロ
セス状態を入力し、その指令、プロセス状態にもとすい
て必要な処理を行ない、ＰＯＵ１０７によって、プロセ
スに対する制御指令を出力する。
このとき、タイマ１０３は、ＣＰＵにおいて、サンプリ
ング制御を行なうだめの基準時間を与えるもので、タイ
マ１０３からのタイミングパルスはＣＰＵＩ Ｏ１の割
込として入力、その割込によって、ＣＰＵは周期的なサ
ンプリング制御を可能とするものである。また通信制御
装置ＣＣＵ２Ｏ５は他系の計算機制御装置ＩＢ、ＩＣと
相互にデータを交換し、制御出力の同期と、異常系を判
別するだめのものである。
ング制御を行なうだめの基準時間を与えるもので、タイ
マ１０３からのタイミングパルスはＣＰＵＩ Ｏ１の割
込として入力、その割込によって、ＣＰＵは周期的なサ
ンプリング制御を可能とするものである。また通信制御
装置ＣＣＵ２Ｏ５は他系の計算機制御装置ＩＢ、ＩＣと
相互にデータを交換し、制御出力の同期と、異常系を判
別するだめのものである。
第３図は、第２図に示した１系の計算機制御装置１ （
ＩＡ、ＩＢ、ＩＣ）において行なわれる制御の流れの概
略を示すものであり、プロセス入力装置ＰＩＵ１０４〜
１０６から入力されたデータは、規定されたメモリの入
出力データ領域に記憶された後、ＣＣＵｌｏ、８を介し
て他の系に送信される。この送信データの中には、入力
データの他に、その系で処理された結果も含まれている
。一方、他の系から送信されて来たデータはＣＣＵ１０
８によって受信され、その系に対応したメモリの領域に
記憶される。この入出力データおよび他系から送られて
きた受信データの中から、それぞれの計算機制御装置の
処理結果を読み出し、それぞれを照合し一致していれば
その直をそうでなければ予め定められた規則に従い、出
力すべき結果を選択し、出力制御装置ＰＯＵＩ ０７を
介してプロセスに対する出力を出す。一方、入出力デー
タおよび他系から送られて来た受信データの中から、プ
ロセス入力データを読み出し、それぞれを照合し、一致
していればその値を、一致していなければ、予め定めら
れた規則に従って選択し、そのデータに恢って処理を行
ない結果を算出した後、入出力データの処理結果を更新
する。
ＩＡ、ＩＢ、ＩＣ）において行なわれる制御の流れの概
略を示すものであり、プロセス入力装置ＰＩＵ１０４〜
１０６から入力されたデータは、規定されたメモリの入
出力データ領域に記憶された後、ＣＣＵｌｏ、８を介し
て他の系に送信される。この送信データの中には、入力
データの他に、その系で処理された結果も含まれている
。一方、他の系から送信されて来たデータはＣＣＵ１０
８によって受信され、その系に対応したメモリの領域に
記憶される。この入出力データおよび他系から送られて
きた受信データの中から、それぞれの計算機制御装置の
処理結果を読み出し、それぞれを照合し一致していれば
その直をそうでなければ予め定められた規則に従い、出
力すべき結果を選択し、出力制御装置ＰＯＵＩ ０７を
介してプロセスに対する出力を出す。一方、入出力デー
タおよび他系から送られて来た受信データの中から、プ
ロセス入力データを読み出し、それぞれを照合し、一致
していればその値を、一致していなければ、予め定めら
れた規則に従って選択し、そのデータに恢って処理を行
ない結果を算出した後、入出力データの処理結果を更新
する。
以上の処理の詳細を示したのが第４図である。
第４図は、入出力データを中心に、プロセスデータ入力
後ならびに処理後のデータおよび、入出力。
後ならびに処理後のデータおよび、入出力。
処理、送受信の関係を示したものである。
■まず新たに入力されたプロセスデータ（指令を含む）
は、出力フィートノ（ツクデータとともに、入出力テー
ブルのｌ） ｉ ｎ（ｔ） 、 Ｄｏ ｆ（ｔ）の領域
にｄ己憶更新される。■更新された入出力テーブルを他
の系へ送信する。■前の処理で出された新処理績果］）
’Ｑｕｔ（ｔ−Δｔ）ならびに他系から送られて来た他
系の処理結果（同じフォーマット）を比較し、一致して
いればその１直を出力するとともに、入出力データの出
力結果をＤｏｕｔ（ｔ）出力した結果に更新する。一致
していなければ、その内から多数決によって選択し、同
様に出力し、］）ｏｕｔ（ｔ）を更新する。■入出デー
タ］） ｉ ｎ（ｔ）、および他系から送信されて来た
入力データを照合し、一致していれば、その値に従って
処理し、その処理結果を入出力データの新処理結果Ｄ’
ｏｕｔ（ｔ）に記憶更新するとともに、−周期前の処理
結果を旧処理結果１）’ｏｕｔ （ｔ−１ｔ ）へ移し
、入力データと他系のデータが一致していなければ、そ
の中から多数決でもって選択した結果で同様な処理を行
なう。以上の処理をタイマ１０３によって規定される同
期で繰返すことによって多重系制御を行なうものである
。
は、出力フィートノ（ツクデータとともに、入出力テー
ブルのｌ） ｉ ｎ（ｔ） 、 Ｄｏ ｆ（ｔ）の領域
にｄ己憶更新される。■更新された入出力テーブルを他
の系へ送信する。■前の処理で出された新処理績果］）
’Ｑｕｔ（ｔ−Δｔ）ならびに他系から送られて来た他
系の処理結果（同じフォーマット）を比較し、一致して
いればその１直を出力するとともに、入出力データの出
力結果をＤｏｕｔ（ｔ）出力した結果に更新する。一致
していなければ、その内から多数決によって選択し、同
様に出力し、］）ｏｕｔ（ｔ）を更新する。■入出デー
タ］） ｉ ｎ（ｔ）、および他系から送信されて来た
入力データを照合し、一致していれば、その値に従って
処理し、その処理結果を入出力データの新処理結果Ｄ’
ｏｕｔ（ｔ）に記憶更新するとともに、−周期前の処理
結果を旧処理結果１）’ｏｕｔ （ｔ−１ｔ ）へ移し
、入力データと他系のデータが一致していなければ、そ
の中から多数決でもって選択した結果で同様な処理を行
なう。以上の処理をタイマ１０３によって規定される同
期で繰返すことによって多重系制御を行なうものである
。
第５図は、以上の処理を簡単のため、２重系でシーケン
スチャートで表わしたもので、２重系ＩＡ、１Ｂが正常
でかつ完全に同期している場合を示すものである。ここ
で各基の入力送信はタイマ割込によって処理が起動され
、入力送信のワクの上に記入されたプロセス状態を取り
込むものとし、（１）の中の２つの数イ直は（Ｉ）ｉｎ
（ｔ）。
スチャートで表わしたもので、２重系ＩＡ、１Ｂが正常
でかつ完全に同期している場合を示すものである。ここ
で各基の入力送信はタイマ割込によって処理が起動され
、入力送信のワクの上に記入されたプロセス状態を取り
込むものとし、（１）の中の２つの数イ直は（Ｉ）ｉｎ
（ｔ）。
Ｄｉｎ （を−Δｔ）を表わすものとし、処理結果のパ
″の中はその結果の値を示すものとする。なお、ここで
は簡単のため、入力を１，０で、出力を１゜０で表わし
、入力が１のとき出力をｔＪＺＱのとき０′″とするも
のと考える。この場合、ｔｌで入った入力１は、ｔ２で
出力され、ＩＡ、ＩＢとも′１″であるので、内系の出
力はｔｔ １ ｎとなる。
″の中はその結果の値を示すものとする。なお、ここで
は簡単のため、入力を１，０で、出力を１゜０で表わし
、入力が１のとき出力をｔＪＺＱのとき０′″とするも
のと考える。この場合、ｔｌで入った入力１は、ｔ２で
出力され、ＩＡ、ＩＢとも′１″であるので、内系の出
力はｔｔ １ ｎとなる。
一方、ＩＡとＩＢが同期していなかった場合、当然入力
データ出力データに食い違いが生じ、タイミングも異な
ったものとなる。
データ出力データに食い違いが生じ、タイミングも異な
ったものとなる。
第６図は、ＬＡ、ＩＢが同期せず、タイミングが異なる
場合を示したものである。８６図において、まず、ｔｌ
ムのタイミングにプロセスの入力が０から１に変化した
場合を考えると、そのタイミングでは、ＩＢ側では観測
されず、入力はＯの状態と認識している。しかしながら
、その入力されたデータは、ＩＢ側に送信され、ｔｌＢ
のタイミングでＩＢｉｔｔｌに認識され、かつ、その時
すでに、ＩＢ側ではプロセスの入力が０から１に変化し
ていることを認識している。しかしながら、’ＩＡのタ
イミングでは、処理を行なう上で、ＩＡ側の入力の認識
は１であ！Ｄ、ＩＢ側から送られて来た入力は０のまま
であるので、その間に食い違いが生じ、処理は、３重系
の場合はその中から他数決で、２宣ホの場合は一致して
いる過去の入力データに基づいて処理を行なうかあるい
は、その内の安全側を選択して処理を行なう。第６図は
、過去の入力データで一致しているデータを用いた場合
を示したものである。
場合を示したものである。８６図において、まず、ｔｌ
ムのタイミングにプロセスの入力が０から１に変化した
場合を考えると、そのタイミングでは、ＩＢ側では観測
されず、入力はＯの状態と認識している。しかしながら
、その入力されたデータは、ＩＢ側に送信され、ｔｌＢ
のタイミングでＩＢｉｔｔｌに認識され、かつ、その時
すでに、ＩＢ側ではプロセスの入力が０から１に変化し
ていることを認識している。しかしながら、’ＩＡのタ
イミングでは、処理を行なう上で、ＩＡ側の入力の認識
は１であ！Ｄ、ＩＢ側から送られて来た入力は０のまま
であるので、その間に食い違いが生じ、処理は、３重系
の場合はその中から他数決で、２宣ホの場合は一致して
いる過去の入力データに基づいて処理を行なうかあるい
は、その内の安全側を選択して処理を行なう。第６図は
、過去の入力データで一致しているデータを用いた場合
を示したものである。
一方、出力に関しては、それぞれの系で、データ送信後
動作する出力処理に加え、他系からデータが送信されて
来た場合においても出力処理を実行することによって、
それぞれの系の出力タイミングで同期して、それぞれ、
同一のデータでもって照合１判断、出力を行なうことに
よって、それぞれの系の出力制御の認識と一致させるこ
とができる。第６図における破線で示された出力処理は
、他系のデータ受信によって起動される出力処理で白糸
の出力データは、先に送信した最も新しいデータと照合
される。すなわち、互いに各基が、認識している最も新
しい共通のデータに基づいて判断するため、各基が故障
していなければ同じ認識のもとに出力処理を行なうこと
ができ、その処理のルールが同じであれば、同じ出力精
米を得るはずである。
動作する出力処理に加え、他系からデータが送信されて
来た場合においても出力処理を実行することによって、
それぞれの系の出力タイミングで同期して、それぞれ、
同一のデータでもって照合１判断、出力を行なうことに
よって、それぞれの系の出力制御の認識と一致させるこ
とができる。第６図における破線で示された出力処理は
、他系のデータ受信によって起動される出力処理で白糸
の出力データは、先に送信した最も新しいデータと照合
される。すなわち、互いに各基が、認識している最も新
しい共通のデータに基づいて判断するため、各基が故障
していなければ同じ認識のもとに出力処理を行なうこと
ができ、その処理のルールが同じであれば、同じ出力精
米を得るはずである。
第６図のｔ のタイミングで、それぞれの系の処理結果
がＩＩ Ｏ＃と”１″とで食い違った場合、ＩＡＯ系２
人の系とも食い違いを示し、この場合は出力しないよう
にすることによって、次の同期の一致を持ち、正常に動
作している場合は、次の同期で必ず一致し、出力される
。
がＩＩ Ｏ＃と”１″とで食い違った場合、ＩＡＯ系２
人の系とも食い違いを示し、この場合は出力しないよう
にすることによって、次の同期の一致を持ち、正常に動
作している場合は、次の同期で必ず一致し、出力される
。
その結果、第５図の同期して動作した場合に比べ、入力
の変化から出力の変化まで、１周期の遅れがあるが、そ
れぞれの系が同期しなくとも正しい結果が出力される。
の変化から出力の変化まで、１周期の遅れがあるが、そ
れぞれの系が同期しなくとも正しい結果が出力される。
一方、多重系の内の１つの系に故障が発生した場合、正
常でタイミングが異なる場合に発生する処理結果の不一
致とどのように区別するかに関しては、タイミングの違
いによる結果の不一致は、制御周期の１周期分だけ異差
が出るため、不一致が発生した場合、１周期前の結果が
一致していれば正常と見なすことによシ、故障とタイミ
ング不一致によるものとを判別でき、故障となった系を
検出することができる。以上簡単のため、２重系の４合
についてその制御処理シーケンスを説明したが、３３［
系の場合も同様に構成できることは明らかである。
常でタイミングが異なる場合に発生する処理結果の不一
致とどのように区別するかに関しては、タイミングの違
いによる結果の不一致は、制御周期の１周期分だけ異差
が出るため、不一致が発生した場合、１周期前の結果が
一致していれば正常と見なすことによシ、故障とタイミ
ング不一致によるものとを判別でき、故障となった系を
検出することができる。以上簡単のため、２重系の４合
についてその制御処理シーケンスを説明したが、３３［
系の場合も同様に構成できることは明らかである。
以上は、入力信号が単純にａｔ １ ｐｒ 、 ａｔ
□ ｐｒで表わされるディジタル信号の場合であるが、
一般の制御システムでは連続量（アナログ量）を扱うも
のが多く、アナログ量を入力信号とした場合には（アナ
ログディジタル変換器を介して）、信号のタイミングの
ずれだけではなく、入力タイミングのずれ、計測誤差に
よって入力値に差が生じ、その値を多重系の各基で一致
させることは極めて困難なことである。
□ ｐｒで表わされるディジタル信号の場合であるが、
一般の制御システムでは連続量（アナログ量）を扱うも
のが多く、アナログ量を入力信号とした場合には（アナ
ログディジタル変換器を介して）、信号のタイミングの
ずれだけではなく、入力タイミングのずれ、計測誤差に
よって入力値に差が生じ、その値を多重系の各基で一致
させることは極めて困難なことである。
このような現象はクロック同期型の多重系でも同様に発
生する問題である。
生する問題である。
この場合においても、多重系を構成する各基に故障がな
ければどの系の結果を用いても誤シではない。
ければどの系の結果を用いても誤シではない。
しかしながら上記理由によって入力データの食い違いが
発生し、過去にさかのぼって比較しても一致させること
はできない。
発生し、過去にさかのぼって比較しても一致させること
はできない。
たとえばアナログ信号を２進数で表示する場合を考える
。
。
第７図は、２重系の場合の入力タイミングと出力タイミ
ングおよび出力結果を示したもので、直線的変化の入力
値に対して、Ａ系、Ｂ系の入力サンプル値をそれぞれ○
、△で示す。このようにタイミングによって入力値が異
なるため、そのままではＡ系、Ｂ系は照合することはで
きないが、それぞれの系でめた結果を示す・、ムを交換
し、出力すべき結果◎を選択出力する。
ングおよび出力結果を示したもので、直線的変化の入力
値に対して、Ａ系、Ｂ系の入力サンプル値をそれぞれ○
、△で示す。このようにタイミングによって入力値が異
なるため、そのままではＡ系、Ｂ系は照合することはで
きないが、それぞれの系でめた結果を示す・、ムを交換
し、出力すべき結果◎を選択出力する。
このときの選択の規則は、他系から送られて来た結果が
、自系の現時点の結果と１サンプル前の結果の間に値が
入っていれば、他系の結果を正しいと判定し、その値を
選択し、その値と、自系の結果を他系へ送るとともに選
択結果を出力する。
、自系の現時点の結果と１サンプル前の結果の間に値が
入っていれば、他系の結果を正しいと判定し、その値を
選択し、その値と、自系の結果を他系へ送るとともに選
択結果を出力する。
一方、結果を送られて来た系は、選択され、出力される
べき値が自系の最終結果に一致していれば（故障がなけ
れば一致しているはず）その値を出力する。第７凶はそ
の動作を時系列的に表わしたものでおる。
べき値が自系の最終結果に一致していれば（故障がなけ
れば一致しているはず）その値を出力する。第７凶はそ
の動作を時系列的に表わしたものでおる。
第８図は３重系の場合を示したもので、手順は２重系と
同じであるが、例えばＡ系が入力値に対する結果を得、
他系との整合をとる場合、他Ｂ系。
同じであるが、例えばＡ系が入力値に対する結果を得、
他系との整合をとる場合、他Ｂ系。
Ｃ系のどの結果を選ぶべきかが問題となる。この場合、
Ａ系は現時点と１サンプル前の結果の間にＢ系、Ｃ系の
結果の値が入っている場合、故障がないと判断し、現時
点（最新の結果）に近い値を示す結果を選択する。
Ａ系は現時点と１サンプル前の結果の間にＢ系、Ｃ系の
結果の値が入っている場合、故障がないと判断し、現時
点（最新の結果）に近い値を示す結果を選択する。
一方Ｂ系、Ｃ系は、Ａ系から送られて来たＢ系の結果お
よびＢ系の選択結果を判断し、他系（Ｂ系の場合はＣ系
、またはその逆）からすでに送られて来ている結果の中
で一致するものを選び（Ａ。
よびＢ系の選択結果を判断し、他系（Ｂ系の場合はＣ系
、またはその逆）からすでに送られて来ている結果の中
で一致するものを選び（Ａ。
Ｂ、Ｃ系とも同じ情報を持っているので一致するものが
必ずある。）出力する。
必ずある。）出力する。
第８図の場合Ａのサンプルタイムで選択されるのはＣ系
の結果である。
の結果である。
以上は、入力値が直線的に変化し７’Ｃ場合であるが、
入力値が単調増加でない場合、第９図に示すように、２
人のサンプルタイムで見たとき、Ｂ系の値が、１サンプ
ル前の値との間に入らない場合が生じる。この場合は、
変化前の値から推定される値Ａ′ｔの点を予測値とし、
Ａｔ 、 Ａｔ−ｔ、 Ａ′ｔによってかこまれる範囲
にＢ系の値が入っている場合は正常と見なし、入ってい
ない場合（Ｂ／／）は異常と見なす論理によって解決す
ることができる。
入力値が単調増加でない場合、第９図に示すように、２
人のサンプルタイムで見たとき、Ｂ系の値が、１サンプ
ル前の値との間に入らない場合が生じる。この場合は、
変化前の値から推定される値Ａ′ｔの点を予測値とし、
Ａｔ 、 Ａｔ−ｔ、 Ａ′ｔによってかこまれる範囲
にＢ系の値が入っている場合は正常と見なし、入ってい
ない場合（Ｂ／／）は異常と見なす論理によって解決す
ることができる。
次に、以上のようにして台系から出力された結果を制御
対象に与える手段について説明する。
対象に与える手段について説明する。
第１図において、台系ＩＡ、ＩＢ、ＩＣから出力された
制御指令５Ａ、５Ｂ、５Ｃは何らかの手段によって選択
され、１本化された制御指令として制御対象に与えられ
なければならない。第１図の２Ａ、２Ｂ、２Ｃは、多重
系出力制御装置であシ、台系ＩＡ、ＩＢ、ＩＣからの出
力を多数決によって選択および故障系の検出、切離しを
行なうものである。
制御指令５Ａ、５Ｂ、５Ｃは何らかの手段によって選択
され、１本化された制御指令として制御対象に与えられ
なければならない。第１図の２Ａ、２Ｂ、２Ｃは、多重
系出力制御装置であシ、台系ＩＡ、ＩＢ、ＩＣからの出
力を多数決によって選択および故障系の検出、切離しを
行なうものである。
ここでの出力指令７は、それぞれの系に故障がなければ
、それぞれの系の出力５Ａ、５Ｂ、５Ｃと同じ値を示す
ことが、先に示した出力の同期化によって明らかである
が、故障が発生して、それぞれの出力に異差が生じた場
合、多数決によって選択される。しかしながら、数多い
出力線の場合、それぞれを多数決論理で決定するのは２
Ａ、２Ｂ。
、それぞれの系の出力５Ａ、５Ｂ、５Ｃと同じ値を示す
ことが、先に示した出力の同期化によって明らかである
が、故障が発生して、それぞれの出力に異差が生じた場
合、多数決によって選択される。しかしながら、数多い
出力線の場合、それぞれを多数決論理で決定するのは２
Ａ、２Ｂ。
２Ｃが複雑となシ、信頼性を低下させることになる。そ
のため、２Ａ、２Ｂ、２Ｃにおいては、それぞれの計算
機制御装置ＩＡ、１Ｂ、ＩＣＥよって、自系および他系
の故障を検出できるため、そこで検出した台系の正常、
異常の状態を出力５Ａ。
のため、２Ａ、２Ｂ、２Ｃにおいては、それぞれの計算
機制御装置ＩＡ、１Ｂ、ＩＣＥよって、自系および他系
の故障を検出できるため、そこで検出した台系の正常、
異常の状態を出力５Ａ。
５Ｂ、５Ｃに官給ることによって、その正常異常状態を
多数決によって判別し、選択出力、異常系の切シ離しを
行なうものである。
多数決によって判別し、選択出力、異常系の切シ離しを
行なうものである。
また以上のようにして選択された出カフはそれぞれの系
に入力として与えられ、２Ａ、２Ｂ。
に入力として与えられ、２Ａ、２Ｂ。
２Ｃの故障によって誤った結果が出力された場合、それ
をすみやかに検出することを目的としたものである。
をすみやかに検出することを目的としたものである。
以上の方法は、それぞれの系の結合が疎であるため、１
つの系で障害が発生した場合でも任意に切離し、保守す
ることができる点、同期方式のようにクロックなど、共
通要素を持たないため、共通要素の故障がシステム故障
に直接つながらない点、従来の同期方式と異なシ、信頼
性、保守性を大きく向上させるものでるる。
つの系で障害が発生した場合でも任意に切離し、保守す
ることができる点、同期方式のようにクロックなど、共
通要素を持たないため、共通要素の故障がシステム故障
に直接つながらない点、従来の同期方式と異なシ、信頼
性、保守性を大きく向上させるものでるる。
本発明によれば、多重系をそれぞれ正確に同期させるこ
となく、かつ、入力、出力のデータ照合を特別な装置を
付加することなく可能にすることによって、同期方式で
必要とした共通りロックを不要とし、単純な装置で多重
系を構成することができること、それぞれの系を疎結合
していること、多数決論理をそれぞれの系で独立に持つ
ことによって、プロセス制御状態で切離し、保守可能な
ことによって信頼性、保守性を向上させ、かつ低コスト
で実現できるなどのその結果は基太である。
となく、かつ、入力、出力のデータ照合を特別な装置を
付加することなく可能にすることによって、同期方式で
必要とした共通りロックを不要とし、単純な装置で多重
系を構成することができること、それぞれの系を疎結合
していること、多数決論理をそれぞれの系で独立に持つ
ことによって、プロセス制御状態で切離し、保守可能な
ことによって信頼性、保守性を向上させ、かつ低コスト
で実現できるなどのその結果は基太である。
第１図は、本発明のシステムの一実施例の全体構成図、
第２図は第１図の１部の計算機制御装置の一実施例の構
成図、第３図は、計算機制御装置内での処理内容の概略
を示す図、第４図は処理データのフォーマットと処理の
手順を示す図、第５図は、同期時の処理シーケンスを示
す図、第６図はタイミングがずれたときの処理シーケン
スを示す図、第７図〜第９図は入力タイミングと出力タ
イミングの関係を示す図である。 ＩＡ、ＩＢ、ＩＣ・・・計算機制御装置、２Ａ、２Ｂ。 ２Ｃ・・・多重系出力制御装置、３・・・制御対象、８
・・・指令装置、１０１・・・処理装置、１０４〜１０
６・・・プロセス入力装置、１０７・・・プロセス出力
装置、■ １ 図 ￥３ Ｚ 図 ／Ａ １Ｆ３７ 図 Ｈ−ＡＴ−士 Ｃｊ↓戸ルア（４− Ｚ ｃｌ 図 １５プンフ０ル
第２図は第１図の１部の計算機制御装置の一実施例の構
成図、第３図は、計算機制御装置内での処理内容の概略
を示す図、第４図は処理データのフォーマットと処理の
手順を示す図、第５図は、同期時の処理シーケンスを示
す図、第６図はタイミングがずれたときの処理シーケン
スを示す図、第７図〜第９図は入力タイミングと出力タ
イミングの関係を示す図である。 ＩＡ、ＩＢ、ＩＣ・・・計算機制御装置、２Ａ、２Ｂ。 ２Ｃ・・・多重系出力制御装置、３・・・制御対象、８
・・・指令装置、１０１・・・処理装置、１０４〜１０
６・・・プロセス入力装置、１０７・・・プロセス出力
装置、■ １ 図 ￥３ Ｚ 図 ／Ａ １Ｆ３７ 図 Ｈ−ＡＴ−士 Ｃｊ↓戸ルア（４− Ｚ ｃｌ 図 １５プンフ０ル
Claims (1)
- 【特許請求の範囲】 １、複数の計算機で対象を周期的に制御する多重系計算
機制御装置において、計算機の各基を通信線で結合し、
入力データ、処理結果を互いに交換し照合選択を各々の
系であらかじめ定めた共通の規則で行ない出力するとと
もに、不一致が発生したとき、−周期前の入力および処
理結果にさかのほって一致していない場合は不一致の糸
を故障と見なし、その故障の有無を表示し多数決によっ
てその系を切シ離すことを特徴とする多重系制御方式。 ２、第１項記載の多重系制御方式において、各基におけ
る結果の選択、出力処理を当該計算機で定められたタイ
ミングで行なうとともに、他系から送信されてまたデー
タの到米毎に前記の結果の選択出力処理を行ない、出力
を同期させることを特徴とする多重系制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139429A JPH0799516B2 (ja) | 1983-08-01 | 1983-08-01 | 計算機制御装置の多重系制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139429A JPH0799516B2 (ja) | 1983-08-01 | 1983-08-01 | 計算機制御装置の多重系制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6031669A true JPS6031669A (ja) | 1985-02-18 |
| JPH0799516B2 JPH0799516B2 (ja) | 1995-10-25 |
Family
ID=15244985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58139429A Expired - Lifetime JPH0799516B2 (ja) | 1983-08-01 | 1983-08-01 | 計算機制御装置の多重系制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799516B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4662736A (en) * | 1984-12-29 | 1987-05-05 | Minolta Camera Kabushiki Kaisha | Power supply system for memory unit of camera |
| US4816862A (en) * | 1984-12-29 | 1989-03-28 | Minolta Camera Kabushiki Kaisha | Power supply system for memory unit of camera |
| US6165700A (en) * | 1998-12-21 | 2000-12-26 | Eastman Kodak Company | Photographic display material with nonglossy surface |
| JP2010287127A (ja) * | 2009-06-12 | 2010-12-24 | Mitsubishi Heavy Ind Ltd | 冗長化システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108057A (en) * | 1979-02-13 | 1980-08-19 | Toshiba Corp | Duplex control unit |
| JPS55143657A (en) * | 1979-04-26 | 1980-11-10 | Nippon Telegr & Teleph Corp <Ntt> | Fault decision system |
-
1983
- 1983-08-01 JP JP58139429A patent/JPH0799516B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108057A (en) * | 1979-02-13 | 1980-08-19 | Toshiba Corp | Duplex control unit |
| JPS55143657A (en) * | 1979-04-26 | 1980-11-10 | Nippon Telegr & Teleph Corp <Ntt> | Fault decision system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4662736A (en) * | 1984-12-29 | 1987-05-05 | Minolta Camera Kabushiki Kaisha | Power supply system for memory unit of camera |
| US4816862A (en) * | 1984-12-29 | 1989-03-28 | Minolta Camera Kabushiki Kaisha | Power supply system for memory unit of camera |
| US6165700A (en) * | 1998-12-21 | 2000-12-26 | Eastman Kodak Company | Photographic display material with nonglossy surface |
| US6455237B1 (en) | 1998-12-21 | 2002-09-24 | Eastman Kodak Company | Photographic display material with nonglossy surface |
| JP2010287127A (ja) * | 2009-06-12 | 2010-12-24 | Mitsubishi Heavy Ind Ltd | 冗長化システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0799516B2 (ja) | 1995-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5515282A (en) | Method and apparatus for implementing a databus voter to select flight command signals from one of several redundant asynchronous digital primary flight computers | |
| US5349654A (en) | Fault tolerant data exchange unit | |
| JP5337022B2 (ja) | フォールト・トレランス・コンピューティング・システムにおけるエラー・フィルタリング | |
| JPH04359322A (ja) | プロセス制御システムにおける汎用入出力冗長方式のバックアップ方法 | |
| RU2679706C2 (ru) | Двухканальная архитектура | |
| JPH04314138A (ja) | プロセス制御装置のフェイルオーバ方法 | |
| JPH04306702A (ja) | リレー装置の動作能力を確認する方法 | |
| JPS6031669A (ja) | 計算機制御装置の多重系制御方法 | |
| JP2682251B2 (ja) | 多重化制御装置 | |
| KR100240959B1 (ko) | 입출력 다중화 피엘씨 시스템 | |
| US20190121561A1 (en) | Redundant storage system and failure recovery method in redundant storage system | |
| JP4401521B2 (ja) | ２重化情報処理装置 | |
| JP3884643B2 (ja) | プロセス制御装置 | |
| JP4558111B2 (ja) | 三重系フォールトトレラントシステムのデータ変更方法 | |
| JP2941387B2 (ja) | 多重化装置の一致化制御方式 | |
| JP3706332B2 (ja) | プロセス制御装置 | |
| JP5604799B2 (ja) | フォールトトレラントコンピュータ | |
| JPH01267701A (ja) | 電力制御用ディジタルコントローラ | |
| JPS62187901A (ja) | ２重化コントロ−ラの制御方法 | |
| Wirthumer et al. | Fault Tolerance for Railway Signalling Votrics in Practice | |
| JPH04257931A (ja) | 計算機システム | |
| JPS60237523A (ja) | 内部時計の制御装置 | |
| CN117970778A (zh) | 一种可编程控制器系统及其控制方法 | |
| JPH11219322A (ja) | 二重化計装システム及び該システムのデータ照合方法 | |
| JPS59132052A (ja) | 多重化演算処理装置 |