JP4558111B2

JP4558111B2 - 三重系フォールトトレラントシステムのデータ変更方法

Info

Publication number: JP4558111B2
Application number: JP23078598A
Authority: JP
Inventors: 修三山本; 秀男今野; 正明富沢; 定男出川
Original assignee: IHI Corp
Current assignee: IHI Corp
Priority date: 1998-08-17
Filing date: 1998-08-17
Publication date: 2010-10-06
Anticipated expiration: 2018-08-17
Also published as: JP2000066912A

Description

【０００１】
【発明の属する技術分野】
本発明は、制御装置が故障した場合、その休止時間を短縮するために制御装置を重複して設けたフォールトトレラントシステムに係り、特に３つの制御装置が並列接続された三重系フォールトトレラントシステムのデータ変更を同時に行うことを可能とするデータ変更方法に関するものである。
【０００２】
【従来の技術】
一般に、プラントの制御装置は、プラントよりそのプロセスデータを入力し、所定の制御則に基いた制御演算を実行し、その制御演算結果をプラントに出力するようになっている。このようなプラントの制御装置には、制御装置がダウンしてもプラントの正常な稼働が維持できるように、複数の制御系を重複して稼働させるフォールトトレラントシステムが用いられており、さらに各制御系のセンサで得られる入力信号から最適なもの（アナログデータであれば中間値、デジタルデータであれば多数決した値。）を選択して制御演算に使用したり、また、それぞれの制御演算結果から最適なものを選択してプラント制御に使用できるように、多数決処理するようにした多重系フォールトトレラントシステムが用いられている。
【０００３】
この多重系フォールトトレラントシステムの一つとして、本発明者らは先にガスタービン発電制御に用いるシステムとして、３つの制御系からなる三重系フォールトトレラントシステム（以下、三重系システムと称する。）を出願した（特願平８−１６４５２９号）。
【０００４】
この三重系システムは、図４に示すように、それぞれの制御系が、プラントのプロセスデータを検出するセンサ５１からなる検出部５２と、その検出値を制御演算するシステム部（ユニット）５３と、その演算値に基づいてプラントを操作するアクチュエータ５４に接続される操作端５５とから構成されており、システム部（ユニット）５３は、入力部５６、制御演算部５７、及び出力部５８とで主に構成されている。この制御演算部５７は、制御演算を実行するＣＰＵ（５９）で構成され、それぞれの制御系がプラントを制御できるようになっている。
【０００５】
さらに、それぞれのシステム部（ユニット）５３の入力部５６に入力した入力信号が他の制御演算部５７のＣＰＵ（５９）にも取り込めるように、各入力部５６と各制御演算部５７とはＶＭＥバスシステムのＶバス伝送路６０を介して相互に接続されていると共に、各制御演算部５７の入力側には入力信号を選択する選択部６１が設けられている。また、それぞれの制御演算部５７の演算結果が他の出力部５８にも出力できるように、各制御演算部５７の出力側には演算結果を選択する選択部６３が設けられていると共に、各制御演算部５７のＣＰＵ（５９）と各選択部６１とがＶＭＥバスシステムの他のＶバス伝送路６２を介して相互に接続されている。
【０００６】
また、図示していないが、各システム部（ユニット）５３には、システム部（ユニット）５３間で相互に入力信号又は演算結果をデータ転送する機能及びシステム部（ユニット）５３間で同期信号の交換を行う機能を有するＶＢＵＳ基板が設けられていると共に、ＣＰＵ（５９）は少なくともＶＭＥバスと互換性のある汎用ＣＰＵ基板に搭載されており、この汎用ＣＰＵ基板とＶＢＵＳ基板とはＶＭＥバスを介して相互に接続されている。さらに各システム部（ユニット）５３のＶＢＵＳ基板同士は、データ転送及び同期専用のＶバス伝送路６０で相互に接続されている。
【０００７】
そして、この汎用ＣＰＵ基板は、ハードウェアカウンタ及びソフトウェアカウンタなどで、制御演算サイクルのための制御演算周期を作り出せるようになっていると共に、カウンタのカウント値を周期的にリセット又はプリセットするための同期信号をシステム部（ユニット）間で交換して制御演算周期の開始タイミングを同時にし、全システム部（ユニット）が同期をとれるようになっている。
【０００８】
これらの構成により、各制御系の制御演算部５７は、同期をとりながら演算中に各制御系のデータを多数決処理し、最も確からしいデータを選択して、演算・出力を行っており、さらに、各制御系のデータの偏重が設定値以上に大きい場合は、システムの異常として警報を発生させるようになっている。
【０００９】
従来、この三重系システムの制御演算に用いる内部プロセスデータや制御ロジックのパラメータを、外部のＭＭＩ（マンマシンインターフェイス）により変更する場合、多数決処理するために、各々の制御系で制御演算に同期して変更しなくてはならないが、ＭＭＩから各ユニットに順次変更データが入力されるので、制御演算周期が例えば１０msec.MINと短いと、図５に示すように、各ユニットからの出力に時間のずれが生じ、各制御系のデータを同時に変更することができず、このため、データ変更時に入力される該当データを多数決対象から除く手段を用いなければならなかった。
【００１０】
【発明が解決しようとする課題】
しかしながら、該当データを多数決対象から除くと、そのデータに対する冗長性が失われてしまい、この多重系システムの冗長性、信頼性などのメリットが最大限に生かせないという問題があった。
【００１１】
このため、ユニット間でのデータ変更の時間のずれを考慮して、全ユニットのデータ変更が完了しそのデータでシステム異常の判定が行えるまで、警報出力を遅延することで対処することも可能であるが、この場合、実際の異常が発生した時の警報出力も遅れてしまうという問題がある。
【００１２】
そこで、本発明の目的は、プラント制御の冗長性を失わずに、かつ警報の検出・発生を遅らせることなく、多重系システムのメリットを生かすことが可能となる多重系システムのデータ変更方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するために請求項１の発明は、汎用ＣＰＵ基板からなる制御演算部と入出力Ｉ／Ｏモジュール基板からなる入出力部が設けられた第１ユニットから第３ユニットが並列して設けられると共にその入出力部がＶバス伝送路で相互に接続され、各ユニットの入出力部からセンサにて周期的に入力された各系のプラントデータを多数決処理して最も確からしいデータを選択し、これを各制御演算部で演算した後、その各系の演算結果を多数決処理して最も確からしい演算結果を選択し、これを入出力部からプラントの操作系に所定の制御周期で出力する三重系フォールトトレラントシステムを構成し、その三重系フォールトトレラントシステムの第１ユニットから第３ユニットの入出力部に外部のマンマシンインターフェースを接続して、マンマシンインターフェースにて制御演算に用いる内部プロセスデータや制御ロジックのパラメータを変更するに際して、第１ユニットと自ユニットを含む全ユニットの入出力部がデータ変更用同期信号線で相互に予め接続されており、外部のマンマシンインターフェースから、各ユニットに対して順番に変更データを送信し、各ユニットは、変更データを受信すると同期用信号をＯＮとすると共に変更データを保管し、マンマシンインターフェースは、上記変更データの送信に対して、３つのユニットからすべてデータ変更用同期信号線が正常な接続状態であるという返答があると、各ユニットに対しデータ変更コマンドを送信し、そのデータ変更コマンドを全ユニットが受信した時、第１ユニットは、その次の制御周期で上記データ変更用同期信号線を介して同期用信号をＯＮとすべく、自ユニット、第２ユニット、第３ユニットに同期用信号を入力し、第１ユニットの同期用信号ＯＮを出力するタイミングで、全ユニットは、上記保管した変更データを上記制御演算部に入力して、次の演算サイクルの先頭で制御データを変更する三重系フォールトトレラントシステムのデータ変更方法である。
【００１４】
上記構成によれば、外部から第１ユニット、第２ユニット、及び第３ユニットに入力された変更データは、各ユニットの制御演算部に一時的に保持された後、データ変更用同期信号線を介して３つのユニットでは同期がとられ、同じタイミングで変更データを入力して制御データを変更する。これにより、制御データの変更に際して、冗長性が維持される。
【００１５】
【発明の実施の形態】
次に、本発明の好適一実施の形態を添付図面に基づいて詳述する。
【００１６】
本発明にかかる三重系システムは、従来システムと同様に、プラントのプロセスデータ（プラントデータ）を検出する検出部と、その検出したプロセスデータを制御演算するシステム部（ユニット）と、その演算値に基づいてプラントを操作する操作端とから構成されており、このシステム部（ユニット）のみが従来の構成と異なっている。
【００１７】
図１に本発明にかかる三重系システムのシステム部の概略図を示す。
【００１８】
図１に示すように、本発明にかかる三重系システムのシステム部は、第１ユニット１０、第２ユニット２０、及び第３ユニット３０の３つのユニットと、第１ユニット１０と自ユニットを含む全ユニット１０，２０，３０との間に設けられたデータ変更用同期信号線４０とから構成されている。
【００１９】
これら第１ユニット１０、第２ユニット２０、及び第３ユニット３０は、ＶＢＵＳ基板１１，２１，３１に、汎用ＣＰＵ基板１３，２３，３３や、Ｉ／Ｏモジュール基板１５，２５，３５、プロセスデータを制御演算するための制御ソフトウェア（制御データ）を保管するための記憶装置等が設けられており、さらに内部プロセスデータや制御ロジックのパラメータなどのデータを変更するためのデータ変更用ソフトウェアモジュールが実装されている。そして、それぞれのＩ／Ｏモジュール基板１５，２５，３５には、各ユニットに変更データを送信するためのＭＭＩ（マンマシンインターフェイス）５０が接続されている。
【００２０】
ＶＢＵＳ基板１１，２１，３１は、ユニット１０，２０，３０間でのデータの転送と同期信号を交換する機能を有し、ＶＭＥバスを介して汎用ＣＰＵ基板１３，２３，３３と相互に接続されている。また、各ユニット１０，２０，３０のＶＢＵＳ基板１１，２１，３１同士は、データ転送及び同期信号交換用のＶバス伝送路１７，２７で相互に接続されている。
【００２１】
Ｉ／Ｏモジュール基板１５，２５，３５は、プラントからのプロセスデータを入力すると共に汎用ＣＰＵ基板１３，２３，３３に出力するようになっており、また汎用ＣＰＵ基板１３，２３，３３からの演算データを入力すると共にプラントに出力するようになっている。
【００２２】
汎用ＣＰＵ基板１３，２３，３３は、それぞれＣＰＵが搭載されると共に、ＶＭＥバスと互換性のあるもので構成されており、上述したように、Ｉ／Ｏモジュール基板１５，２５，３５からＶＭＥバスを介して入力した信号を、システム全体を制御する制御ソフトウェアを実行して制御演算し、再びＶＭＥバスを介してＩ／Ｏモジュール基板１５，２５，３５に出力するようになっている。
【００２３】
図２にこの制御演算のしくみを示す。
【００２４】
図２に示すように、制御演算は、（１）外部からの入力処理ｉ、（２）制御演算処理ｃ、（３）外部への出力処理ｏの順にこれを周期的に行う。この制御周期Ｔは、汎用ＣＰＵ基板で、所定の制御周期、例えば１０msec.MINとして作り出せるように成っていると共に、汎用ＣＰＵ基板は、全ユニットにその制御周期Ｔの開始ｓをリセット又はプリセットする信号を周期的に出力するようになっており、制御周期Ｔの開始ｓタイミングを同時にして、全システム部（ユニット）が同期をとれるようになっている。
【００２５】
次に、図３を用いて本発明のデータ変更方法を説明する。
【００２６】
図３に示すように、本発明にかかるデータ変更方法は、変更データの転送４１、データ変更同期用ハードウェア信号のチェック４２、データ変更要求４３、データ変更４４、データ変更終了４５の順に行われる。
【００２７】
各処理の内容を作用と共に詳しく説明する。
【００２８】
（１）変更データの転送４１；
外部のＭＭＩ（マンマシンインターフェイス）から、各ユニットに対し、順番に変更データを送信する。
【００２９】
（２）データ変更同期用ハードウェア信号のチェック４２；
各ユニットは、変更データを受信すると同期用信号をＯＮとする。この変更データは、各ユニットのＣＰＵ基板に設けられた記憶装置に保管される。また、各ユニットの入力側で同期用信号がＯＮとなっていることを確認する。ここで、入力側同期用信号がＯＦＦのままであると、データ変更用同期信号線に異常が発生したとし、ＭＭＩに異常発生信号を送信する。
【００３０】
（３）データ変更要求４３；
ＭＭＩは、３つのユニットの入力側で同期信号がＯＮとなっていることの送信ですべてデータ変更用同期信号線が正常な接続状態であるという返答があると、各ユニットに対しデータ変更コマンドを送信する。
【００３１】
（４）データ変更４４；
各ユニットは、データ変更コマンドを受信すると、制御周期の出力処理のタイミングで同期用信号を再度ＯＮとする。
【００３２】
この時、第１ユニットからの同期用信号が自ユニット、第２ユニット、第３ユニットに入力される。
【００３３】
そして、第１ユニットの同期用信号ＯＮを出力するタイミングですべてのユニットは、信号変化を一斉に入力できるようになり、その信号変化を検出すると、上述した記憶装置に保管された変更データから、その次の制御周期の演算サイクルの先頭（入力処理）で制御データを変更する。
【００３４】
すなわち、３つのユニットの制御周期の演算サイクルは同期をとり実行され、同期信号ＯＮとする（出力する）タイミングは、制御周期の出力処理のタイミングであり、また同期信号を入力するタイミングは、制御周期の入力処理のタイミングである。
【００３５】
このようにデータ変更が終了すると、ＭＭＩに正常にデータ変更が行われたことを知らせる信号を送信する。
【００３６】
（５）データ変更の終了４５；
３つのユニットからすべて正常の信号を受信することで、データ変更処理を終了する。
【００３７】
上述の手順でデータ変更を行うことにより、３ユニットが同時にかつ確実にデータ変更を実行することが可能になる。
【００３８】
以上説明したように、本発明は、制御データの変更に際して、データに対する冗長性を維持できると共に、制御データの変更前後でも多数決処理が行えるので、警報の検出・発生を遅らせることなく、プラントの安全性が向上すると共に、プラントの正常な稼働が維持できる。
【００３９】
【発明の効果】
以上要するに本発明によれば、複数のユニットの制御データを、冗長性を失わずに同時に変更できるので、警報の検出・発生を遅らせることなく、プラントの安全性が向上すると共に、プラントの正常な稼働を維持できる。
【図面の簡単な説明】
【図１】本発明にかかる三重系システムのシステム部の概略図である。
【図２】図１のシステム部を構成する制御演算部の制御周期を示す図である。
【図３】本発明にかかるデータ変更方法の流れ図である。
【図４】三重系システムのシステム構成図である。
【図５】従来のデータ変更方法でシステム部のデータを変更した時のタイミングのずれを示す図である。
【符号の説明】
１０第１ユニット
１３ＣＰＵ基板（制御演算部）
１５Ｉ／Ｏモジュール基板（入出力部）
２０第２ユニット
２３ＣＰＵ基板（制御演算部）
２５Ｉ／Ｏモジュール基板（入出力部）
３０第３ユニット
３３ＣＰＵ基板（制御演算部）
３５Ｉ／Ｏモジュール基板（入出力部）
４０データ変更用同期信号線

Claims

汎用ＣＰＵ基板からなる制御演算部と入出力Ｉ／Ｏモジュール基板からなる入出力部が設けられた第１ユニットから第３ユニットが並列して設けられると共にその入出力部がＶバス伝送路で相互に接続され、各ユニットの入出力部からセンサにて周期的に入力された各系のプラントデータを多数決処理して最も確からしいデータを選択し、これを各制御演算部で演算した後、その各系の演算結果を多数決処理して最も確からしい演算結果を選択し、これを入出力部からプラントの操作系に所定の制御周期で出力する三重系フォールトトレラントシステムを構成し、その三重系フォールトトレラントシステムの第１ユニットから第３ユニットの入出力部に外部のマンマシンインターフェースを接続して、マンマシンインターフェースにて制御演算に用いる内部プロセスデータや制御ロジックのパラメータを変更するに際して、第１ユニットと自ユニットを含む全ユニットの入出力部がデータ変更用同期信号線で相互に予め接続されており、外部のマンマシンインターフェースから、各ユニットに対して順番に変更データを送信し、各ユニットは、変更データを受信すると同期用信号をＯＮとすると共に変更データを保管し、マンマシンインターフェースは、上記変更データの送信に対して、３つのユニットからすべてデータ変更用同期信号線が正常な接続状態であるという返答があると、各ユニットに対しデータ変更コマンドを送信し、そのデータ変更コマンドを全ユニットが受信した時、第１ユニットは、その次の制御周期で上記データ変更用同期信号線を介して同期用信号をＯＮとすべく、自ユニット、第２ユニット、第３ユニットに同期用信号を入力し、第１ユニットの同期用信号ＯＮを出力するタイミングで、全ユニットは、上記保管した変更データを上記制御演算部に入力して、次の演算サイクルの先頭で制御データを変更することを特徴とする三重系フォールトトレラントシステムのデータ変更方法。