JPH054259U - デジタル情報処理装置 - Google Patents

デジタル情報処理装置

Info

Publication number
JPH054259U
JPH054259U JP2360591U JP2360591U JPH054259U JP H054259 U JPH054259 U JP H054259U JP 2360591 U JP2360591 U JP 2360591U JP 2360591 U JP2360591 U JP 2360591U JP H054259 U JPH054259 U JP H054259U
Authority
JP
Japan
Prior art keywords
information processing
circuit
processing device
input
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2360591U
Other languages
English (en)
Inventor
祥 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2360591U priority Critical patent/JPH054259U/ja
Publication of JPH054259U publication Critical patent/JPH054259U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 高い信頼性をもったデジタル情報処理装置を
得る。 【構成】 双方向の通信手段1を用いて、3台以上の情
報処理装置2a、2b間でデータ交信回路4a、4bに
より同期を取りながら、内1台を主系、他を冗長、系と
して、並列処理を行う。冗長系の入出力は冗長系入出力
抑止回路13a、13bにより、並列処理に必要なデー
タ交信以外は抑止される。各系の処理結果はデータ交信
回路4a、4bにより交換され、自系正常動作確認回路
12a、12bが多数決論理により故障系を検出する。
故障系は全入出力停止回路14a、14bにより、シス
テムから切り離される。主系は、主系選択装置16a、
16bが、乱数発生装置15a、15bの発生する乱数
を用いて、正常に動作している系の内から動的に選択す
る。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案は、例えば、双方向データバスを介して、各種センサーが接続される ようなシステムに組み込まれ、双方向データバスを経由して入力される、各種セ ンサー情報を用いて、情報処理を行う情報処理装置に関するものである。
【0002】
【従来の技術】
図2は、従来における代表的なデジタル情報処理装置の構成図である。図2に おいて、1は双方向データバス、2は上記データバスを経由して入力される、各 種センサー情報を用いて、情報処理を行う主系情報処理装置、3は上記主系情報 処理装置が故障したとき起動される冗長系情報処理装置、4aおよび4bは上記 データバスへのデータ入出力を制御するデータ交信回路、5aは上記データバス から入力される、各種センサー情報を用いて、情報処理を行う情報処理回路、5 bは上記の情報処理回路と同様の機能をもつが、通常は動作していない冗長系情 報処理回路、6は上記主系情報処理装置の故障を検出する故障検出回路、7は上 記故障検出回路が故障を検出したとき、主系情報処理装置の入出力をすべて停止 する入出力停止回路、8は同じく上記故障検出回路が故障を検出したとき、上記 冗長系情報処理装置を起動する冗長系起動用ディスクリート信号線、9は上記デ ィスクリート信号線より入力される冗長系起動信号を受信し、上記冗長系情報処 理回路を起動する冗長系起動回路、10は上記冗長系情報処理回路が動作してい ない時動作する、センサー情報処理回路である。
【0003】 次に、図2に示した従来技術の動作について説明する。通常時は、主系情報処 理装置2が情報処理を行い、冗長系情報処理装置3はセンサー情報処理を行って いる。すなわち、主系情報処理装置2は、双方向データバス1上の各種センサー 情報を、データ交信回路4aを介して入力し、情報処理回路5aで情報処理を行 い、またデータ交信回路4aを介してその処理結果を双方向データバス1に出力 しており、冗長系情報処理装置3は、センサー情報処理回路10でセンサー情報 処理を行い、データ交信回路4bを介してその処理結果を双方向データバス1に 出力している。この時、故障検出回路6は、主系情報処理装置2の故障を検出す るため周期的に動作している。
【0004】 故障検出回路6が故障を検出すると、入出力停止回路7は主系情報処理装置の 入出力をすべて停止する。またこの時、主系情報処理装置2は、上記冗長系情報 処理装置3を起動するため、冗長系起動用ディスクリート信号線8を介して、冗 長系起動信号を送信する。冗長系情報処理装置3の冗長系起動回路9は、冗長系 起動信号を受信すると、冗長系情報処理回路5bを起動する。
【0005】
【考案が解決しようとする課題】
従来のデジタル情報処理装置は、以上のように構成されているので、主系情報 処理装置2が故障したとき、冗長系起動回路9を用いて、冗長系情報処理装置3 を起動する必要があり、冗長系の起動処理を行っている間、情報処理を中断しな ければならないという問題点がり、また、主系情報処理装置2で時系列データを 扱う場合、主系情報処理装置2が故障すると、そのデータを冗長系情報処理装置 3に転送することができないので、冗長系情報処理装置3で、その処理を継続す るためには、時系列データ受け渡しのための特別な回路が必要となり、そのこと がまた、情報処理装置の信頼性を下げるという問題点があった。
【0006】 また、冗長系情報処理装置3を起動するまでは、その故障を検出できないので 、もし、冗長系情報処理装置3を起動したとき、それが既に故障していた場合に は全系が停止してしまうという危険がある。
【0007】 この考案は、上記のような問題点を解消するためになされたもので、主系情報 処理装置2が故障したときに、情報処理が中断することなく、また、主系情報処 理装置2で時系列データを扱う場合も、特別な回路なしに冗長系情報処理装置3 でその処理を継続することを可能とし、高い信頼性をもったデジタル情報処理装 置を得ることを目的とする。
【0008】
【課題を解決するための手段】
この考案に係わるデジタル情報処理装置は、双方向データバスを用いて、3台 以上の情報処理装置間で、データの交信を行うことにより、同期をとりながら、 同じ情報処理を行い、その処理結果を双方向データバスを用いて交換し、それを 比較し、多数決論理により故障系の検出を行い、正常な系のみからデータを出力 するように全系の制御を行うものである。
【0009】
【作用】
この考案におけるデジタル情報処理装置は、自系正常動作確認回路により、正 常な系のみからデータを出力するように制御されるため、主系情報処理装置が故 障したときにも、並行して、同じ情報処理を行っている冗長系情報処理装置に入 出力を切り換えることにより、情報処理を中断することなく継続することが可能 である。また、主系情報処理装置で時系列データを扱う場合も、冗長系情報処理 装置で、並行して、同じ時系列データを計算しているため、主系情報処理装置が 故障したときも、特別な回路なしに冗長系情報処理装置でその処理を継続するこ とが可能である。また、装置の全回路が順次動作するので、装置の故障を早期に 検出でき、装置全系停止の危険を予め知ることが可能である。
【0010】
【実施例】
実施例1. 以下、この考案の一実施例を説明する。図1において、1は双方向データバス 、2は上記データバス1を経由して入力される、各種センサー情報を用いて、情 報処理を行う主系情報処理装置、3aおよび3bは上記主系情報処理装置2が故 障したとき起動される冗長系情報処理装置、4aおよび4bは上記データバス1 へのデータ入出力を制御するデータ交信回路、5aおよび5bは上記データバス 1から入力される、各種センサー情報を用いて、情報処理を行う情報処理回路、 11aおよび11bは上記データ交信回路4aおよび4bをもちいて、データの 交信を行うことにより、複数台の情報処理装置間の同期をとる同期回路、12a および12bは上記情報処理回路5aおよび5bの処理結果を上記データ交信回 路4aおよび4bをもちいて交換し、交換された処理結果を比較し、多数決論理 により故障系の検出を行い、正常な系のみからデータを出力するように全系の制 御を行う自系正常動作確認回路、13aおよび13bは上記自系正常動作確認回 路12aおよび12bにより、正常と確認された情報処理装置の内、一系のみを 主系とし、それ以外の冗長系の情報処理装置からの、上記の同期らおよび動作確 認の為のデータ交信以外の入出力を抑止する冗長系入出力抑止回路、14aおよ び14bは上記自系正常動作確認回路12aおよび12bにより自系を異常と判 断した場合、自系の入出力を全て抑止する全入出力停止回路、15aおよび15 bは乱数発生回路、16aおよび16bは上記乱数発生回路の発生する乱数をも とに、上記自系正常動作確認回路12aおよび12bにより正常と確認された情 報処理装置の内から主系を選択する主系選択回路である。
【0011】 次に、図1に示したこの考案の実施例の動作について説明する。この考案の実 施例においては、三台の情報処理装置が並行して、情報処理を行っていると仮定 し、そのうち、2を主系情報処理装置とし、3a、3bを主系情報処理装置2と 並行して情報処理を行っている冗長系情報処理装置と仮定している。
【0012】 この考案の実施例においては、主系情報処理装置2と冗長系情報処理装置3a 、3bは、双方向データバス1上の各種センサー情報を、データ交信回路4a、 4bを介して入力し、情報処理回路5a、5bで情報処理を行い、またデータ交 信回路4a、4bを介してその処理結果を双方向データバス1に出力している。 この時、同期回路6a、6bは、上記データ交信回路4a、4bを監視し、主系 情報処理装置2と冗長系情報処理装置3a、3bの双方向データバス1への入出 力のタイミングがあうように、主系情報処理装置2と冗長系情報処理装置3a、 3bの処理を、停止あるいは再開することにより、複数台の情報処理装置間の同 期をとる。
【0013】 また、自系正常動作確認回路12a、12bは、同期回路6a、6bによって 同期がとられ、並行しておこなわれる情報処理回路5a、5bの処理結果を上記 データ交信回路4a、4bをもちいて交換し、それを比較し、多数決論理により 故障系の検出を行い、以下に示すように、冗長系入出力抑止回路13a、13b を用いて、入出力を抑止を制御する。
【0014】 全系が正常に動作している場合は、主系の自系正常動作確認回路12aは、入 出力の抑止を行わない。また、この時、冗長系の自系正常動作確認回路12bは 、冗長系入出力抑止回路13bを用いて、上記の同期および動作確認の為のデー タ交信以外の入出力を抑止している。
【0015】 系に異常が検出された場合は、もし異常が検出された系が主系であるならば、 主系の自系正常動作確認回路12aは、全入出力停止回路14aを用いて、入出 力をすべて抑止する。また、この時、冗長系の自系正常動作確認回路12bは、 異常であると確認された情報処理装置5a以外の情報処理装置の内、あらかじめ 決められた優先順位に従って、一系のみを主系とし、その系については、冗長系 入出力抑止回路13bを用いた入出力の抑止をとりやめる。
【0016】 また、系に異常が検出された場合に、もし異常が検出された系が主系でないな らば、異常が検出された冗長系の自系正常動作確認回路12bは、全入出力停止 回路14bを用いて、異常が検出された冗長系の入出力をすべて抑止する。
【0017】 したがって、主系情報処理装置2が故障した場合は、主系情報処理装置2は、 それの持つ全入出力停止回路14aを用いて、その入出力をすべて抑止し、主系 情報処理装置2以外の正常な情報処理装置3a、3bの内、あらかじめ決められ た一系を新たに主系情報処理装置として、情報処理を続行する。
【0018】 また系に異常がない場合にも、各系の主系選択回路16a、16bは、各系の 乱数発生回路15a、15bの発生する乱数をもとに予め定められた規則に従っ て、正常に動作している系の内の一系を主系とし他の系を冗長系とする。
【0019】 したがって、全ての情報処理装置は順次主系となり、装置中の全ての回路が順 次起動される。
【0020】
【考案の効果】
以上のように、この考案によれば、主系情報処理装置2と並行して、冗長系情 報処理装置3aあるいは3bが情報処理を行っているので、主系情報処理装置2 が故障したときに、情報処理が中断することがなく、また、主系情報処理装置2 で時系列データを扱う場合も、特別な回路なしに冗長系情報処理装置3aあるい は3bでその処理を継続することを可能とし、高い信頼性をもったデジタル情報 処理装置を得られるという効果がある。
【図面の簡単な説明】
【図1】この考案の一実施例によるデジタル情報処理装
置の構成図である。
【図2】従来のデジタル情報処理装置の構成図である。
【符号の説明】
1 双方向データバス 2 主系情報処理装置 3 冗長系情報処理装置 4 データ交信回路 5 情報処理回路 6 故障検出回路 7 入出力停止回路 8 冗長系起動用ディスクリート信号線 9 冗長系起動回路 10 センサー情報処理回路 11 同期回路 12 自系正常動作確認回路 13 冗長系入出力抑止回路 14 全入出力停止回路 15 乱数発生回路 16 主系選択回路

Claims (1)

  1. 【実用新案登録請求の範囲】 【請求項1】 双方向の通信手段を用いて、3台以上の
    情報処理装置間、ならびに、単数あるいは複数台のセン
    サとの間で、データの交信を行うデータ交信回路と、上
    記データ交信回路を用いたデータ交信により、複数台の
    情報処理装置の同期をとる同期回路と、上記データ交信
    回路を用いて、各情報処理装置からの出力を比較し、主
    系情報処理装置と自系情報処理装置の正常動作を確認す
    る動作確認回路と、上記動作確認回路により、正常と確
    認された情報処理装置の内、一系のみを主系とし、それ
    以外の冗長系の情報処理装置からの、上記の同期および
    動作確認の為のデータ交信以外の入出力を抑止する抑止
    回路と、上記動作確認回路により自系を異常と判断した
    場合、自系の入出力をすべて抑止する抑止回路と、乱数
    発生回路の出力をもとに、主系を決定する回路とを有す
    ることを特徴とした、デジタル情報処理装置。
JP2360591U 1991-04-10 1991-04-10 デジタル情報処理装置 Pending JPH054259U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2360591U JPH054259U (ja) 1991-04-10 1991-04-10 デジタル情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2360591U JPH054259U (ja) 1991-04-10 1991-04-10 デジタル情報処理装置

Publications (1)

Publication Number Publication Date
JPH054259U true JPH054259U (ja) 1993-01-22

Family

ID=12115242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2360591U Pending JPH054259U (ja) 1991-04-10 1991-04-10 デジタル情報処理装置

Country Status (1)

Country Link
JP (1) JPH054259U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016024537A (ja) * 2014-07-17 2016-02-08 Necネットワーク・センサ株式会社 冗長系システム、冗長機器及びその切替方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016024537A (ja) * 2014-07-17 2016-02-08 Necネットワーク・センサ株式会社 冗長系システム、冗長機器及びその切替方法

Similar Documents

Publication Publication Date Title
US5572620A (en) Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors
US8831912B2 (en) Checking of functions of a control system having components
JPH054259U (ja) デジタル情報処理装置
JP3916495B2 (ja) フェイルセーフ機能を備えたコントローラ
JP4558111B2 (ja) 三重系フォールトトレラントシステムのデータ変更方法
US7373487B2 (en) Controller with fail-safe function
JP3813359B2 (ja) 監視制御システム
JPH03219333A (ja) 待機二重系装置
JPS63253438A (ja) デイジタル情報処理装置
JPH11168502A (ja) 通信障害処理装置及び方法
JPH01100639A (ja) デイジタル情報処理装置
JPH0473162B2 (ja)
JPH03154901A (ja) 2重化制御装置
CN110532132B (zh) 热备服务器安全控制方法、介质及设备
SU1062906A1 (ru) Дублированна система управлени
JP4874873B2 (ja) ディジタル制御装置
JPH01217665A (ja) デジタル情報処理装置
JP2771385B2 (ja) データ伝送装置
JPS5829542B2 (ja) システム障害検出制御方式
JP2596318B2 (ja) 伝送装置
JPH0588926A (ja) 監視制御系の自動切替回路
JPH02278457A (ja) デジタル情報処理装置
JPS61267810A (ja) 停電検出判定回路
JPH01315300A (ja) 励磁制御装置
JPH06161799A (ja) Cpu多重化瞬時切換装置