JPH01217665A - デジタル情報処理装置 - Google Patents

デジタル情報処理装置

Info

Publication number
JPH01217665A
JPH01217665A JP63043595A JP4359588A JPH01217665A JP H01217665 A JPH01217665 A JP H01217665A JP 63043595 A JP63043595 A JP 63043595A JP 4359588 A JP4359588 A JP 4359588A JP H01217665 A JPH01217665 A JP H01217665A
Authority
JP
Japan
Prior art keywords
information processing
circuit
failure
processor
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63043595A
Other languages
English (en)
Inventor
Sho Shimizu
祥 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63043595A priority Critical patent/JPH01217665A/ja
Publication of JPH01217665A publication Critical patent/JPH01217665A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は1例えば、双方向データバスを介して、各種
センサーが接続されるようなシステムに組み込まれ、双
方向データバスを経由して入力される。各種センサー情
報を用いて、情報処理を行う情報処理装置に関するもの
である。
〔従来の技術〕
第2図は、従来における代表的なデジタル情報処理装置
の構成図である。第2図において、(1)は双方向デー
タバス、(2)は上記データバスを経由して入力される
各株センサー情報を用いて、情報処理を行う主系情報処
理装置、(3)は上記主系情報処理装置が故障したとき
起動される冗長系情報処理装置e  (,4a、)およ
び(4b)は上記データバスへのデ−タ入出力を制御す
るデータ交信回路、  (5a) は上記データバスか
ら入力される各種センサー情報を用いて、情報処理を行
う情報処理回路、(5b)は上記の情報処理回路と同様
の機能をもつが2通常は動作していない冗長系情報処理
回路、(6)は上記主系情報処理装置の故障を検出する
故障検出回路、(7)は上記故障検出回路が故障を検出
したとき主系情報処理装置の入出力をすべて停止する入
出力停止回路、(8)は同じく上記故障検出回路が故障
を検出したとき、上記冗長系情報処理装置を起動する冗
長系起動用ディスクリート信号線、(9)は上記ディス
クリート信号線よ多入力される冗長系起動信号を受信し
、上記冗長系情報処理回路を起動する冗長系起動回路、
α〔は上記冗長系情報処理回路が動作していない時動作
する。センサー情報処理回路である。
次に、第2図に示した従来技術の作用、動作について説
明する。通常時は、主系情報処理装置(2)が情報処理
を行い、冗長系情報処理装置(3)はセンサー情報処理
を行っている。すなわち、主系情報処理装置(2)は、
双方向データバスfil上の各種センサー情報を、デー
タ交信回路(4a)を介して入力し、情報処理回路(5
a)で情報処理を行い、またデータ交信回路(4a)を
介してその処理結果を双方向データバス(11に出力し
ており、冗長系情報処理装置(3)は、センサー情報処
理回路QQでセンサー情報処理を行い、データ交信回路
1.4b) を介してその処理結果を双方向データバス
(1)K出力している。この時、故障検出回路(6)は
、主系情報処理装置(2)の故vitt−検出するため
周期的に動作している。
故障検出回路(6)が故障を検出すると、入出力停止回
路(71は主系情報処理装置の入出力をすべて停止する
。才たこの時、主系情報処理装置(2)は、上記冗長系
情報処理装置(3)を起動するため、冗長系起動用ディ
スクリート信号線(8)ヲ介して、冗長系起動信号を送
信する。冗長系情報処理装置(3)の冗長系起動回路(
9)は、冗長系起動信号を受信すると冗長系情報処理回
路(5b) ’l:起動する。
〔発明が解決しようとする課題〕
従来のデジタル情報処理装置は2以上のように構成され
ているので、主系情報処理装置1(21が故障したとき
、冗長系起動回路(9)t−用いて、冗長系情報処理装
置(3)t−起動する必要があり、冗長系の起動処理を
行っている間、情報処理を中断しなければならないとい
う問題点かあシ、菫た。主系情報処理装置(2)で時系
列データを扱う場合、主系情報処理装@ 12+が故障
すると、そのデータを冗長系情報処理装!(3)に転送
することができないので、冗長系情報処理装置(3)で
、その処理を継続するためには2時系列データ受は渡し
のための特別な回路が必要となシ、そのことがまた。情
報処理装置の信頼性を下げるという問題点があった。
また、従来のデジタル情報処理装置は、故障検出装置自
身が正常に動作しないような故障が発生した場合は、冗
長系の起動が行われず、全系が停止するという問題点も
あった。
さらには、外乱等による一時的かつ偶発的で。
致命的でない故障に対しても、系の縮退が行われるため
、そのような故障の発生する環境においては、安定して
情報処理全継続することができないという問題点もあっ
た。
この発明は、上記のような問題点t−屏消するためにな
されたもので、主系情報処理装置(2)が故障したとき
に、情報処理が中断することなく、また。
主系情報処理装置 T21で時系列データを扱う場合も
特別な回路なしに冗長系情報処理装& (31でその処
理全継続することを可能とし、高い信頼性をもったデジ
タル情報処理装置t得ることを目的とする。
〔課題を解決するための手段〕
この発明に係わるデジタル情報処理装置は、双方向デー
タバスを用いて、3台以上の情報処理装置間で、データ
の交信を行うことにょ九同期をとシながら、同じ情報処
理を行い、その処理結果を双方向データバスを用いて交
換し、それを比較し、多数決論理により故障系の検出を
行い、正常な系のみからデータを出力するように全系の
制御を行い、また、偶発的で、致命的でない故障に対し
ては、故障率測定回路をもうけて、それを判定。
区別することにより、不必要な系の縮退を防止するもの
である。
〔作用〕
この発明におけるデジタル情報処理装置は、故障検出回
路により、正常な系のみからデータを出力するように制
御されるため、主系情報処理装置が故障したときにも、
並行して、同じ情報処理を行っている冗長系情報処理装
置に入出力を切り換えることにより、情報処理を中断す
ることなく継続することが可能である。また、主系情報
処理装置で時系列データを扱う場合も、冗長系情報処理
装置で、並行して、同じ時系列データを計算しているた
め、主系情報処理装置が故障したときにも。
特別な回路なしに冗長系情報処理装置でその処理を継続
することが可能である。
また、故障検出装置自身が正常に動作しないような故障
に対しても、この発明におけるデジタル情報処理装置は
、正常に動作している系が、故障を検出し故障系に通知
し故障系を切離すことにより、情報処理を中断すること
なく継続することが可能である。
さらには、外乱等による一時的かつ偶発的なデータの誤
りに対しても、故障率測定回路がそれを判定9区別する
ため、不必要な系の縮退を行わず。
安定して情報処理を継続することが可能である。
[実施例] 以下、この発明の一実施例を説明する。第1図において
、(1)は双方向データバス、(2)は上記データバス
(1)全経由して入力される。各稲センサー情報を用い
て、情報処理を行う主系情報処理装置。
(3a)および(3b)は上記主系情報処理装置(2)
が故障したとき起動される冗長系情報処理装置、 (、
da)および(4b)は上記データバス(1)へのデー
タ入出力を制御するデータ交信回路、  (5a)およ
び(5b)は上記データバス(1)から入力される。各
種センサー情報を用いて、情報処理を行う情報処理回路
(1ia)および(11b)は上記データ交信回路(4
a)および(41)) kもちいて、データの交信を行
うことにより、複数台の情報処理装置間の同期をとる同
期回路、  (,12aJおよび(12b)は上記情報
処理回路(5a)および(5b)の処理結果を上記デー
タ交信回路(4a)および(4b)t−もちいて交換し
、交換された処理結果を比較し、多数決論理により故障
系の検出を行い、自系、他系、それぞれの故障率を測定
する故障率測定回路、(13a)および(13b、)は
上記故障率測定回路(12a)および(12t))によ
り測定され友故障率を用いて故障を判定し、正常な系の
みからデータを出力するように全系の制御を行う故障検
出回路、  (14a)および(i4b)は上記故障検
出回路(13a)および(131))により、正常と確
認された情報処理装置の内、一系のみを主系とし。
それ以外の冗長系の情報処理装置からの、上記の同期ら
および動作確認の為のデータ交信以外の入出力を抑止す
る冗長系入出力抑止回路、  (15aJおよび(is
b)は他系にある上記の故障検出回路(13b)および
(13a)により通知された故障情報から自系の故障を
判定する自系故障判定回路、  (16a)および(1
6b)は上記故障検出回路(13a)および(13b)
あるいは上記自系故障判定回路(15a)および(15
b)K、J−F)自系を異常と判断した場合、自系の入
出力をすべて抑止する全入出力停止回路である。
次に、第1図に示したこの発明の実施例の作用。
動作について説明する。この発明の実施例においては、
王台の情報処理装置が並行して、情報処理を行っている
と仮定し、そのうち、f21’i主系情報処理装置とし
 (3a) (3b)を主系情報処理装置(2)と並行
して情報処理を行っている冗長系情報処理装置と仮定し
ている。
この発明の実施例においては、主系情報処理装置(2)
と冗長系情報処理装置(3a)、(3b)は、双方向デ
ータバス(1)上の各種センサー情報を、データ交信回
路(4a)、(4b)を介して入力し、情報処理回路(
5a)、(5b)で情報処理を行い1才たデータ交信回
路(4a)、(4b)を介してその処理結果を双方向デ
ータバス(1)に出力している。この時、同期回路(6
a)(6b)は、上記データ交信回路(4a)、(4b
)’に監視し、主系情報処理装置(2)と冗長系情報処
理装置(3す、(5b)の双方向データバス(1)への
入出力のタイミングがあうように、主系情報処理装置(
2)と冗長系情報処理装置t 1.5a) 、(,3”
、)の処理全停止あるいは再開することにより、複数台
の情報処理装置間の同期をとる。
またこの発明の実施例においては、故障率測定回路(1
2a)、(121))は、同期回路(6a)、(6b)
 Icよって同期がとられ、並行しておこなわれる情報
処理回路(5a)、(5b)の処理結果を上記データ交
信回路(4a、)、(4b)’にもちいて交換し、それ
を比較し、多数決論理により故障系の検出を行い、一定
時間内の故障回数を集計することにより、自系、他系。
それぞれについて、故障率の測定を行う。
故障検出回路(13a)、(13b)は、故障率測定回
路(i 2a) 、(12b)が測定した。故障率をも
とに、故障系を判定し、以下に示すように、冗長系入出
力抑止回路(14a)、(14b) f用いて、入出力
を抑止を制御する。
全系か正常に動作している場合は、主系の故障検出回路
(13a)は、入出力の抑止を行わない。また、この時
、冗長系の故障検出回路(15b)は、冗長系入出力抑
止回路(14b)vi−用いて、上記の同期および動作
匈認の為のデータ交信以外の入出力を抑止している。
系に異常が検出された場合は、もし異常が検出された系
が主系であるならば、主系の故障検出回路(13a)は
、全入出力停止回路(16a) f用いて。
入出力をすべて抑止する。また、この時、冗長系の故障
検出回路(131))は、異常であると確認された情報
処理装!(5a)以外の情報処理装置の内。
あらかじめ決められた優先順位に従って、一系のみを主
系とし、その系については、冗長系入出力抑止回路(1
4b)を用いた入出力の抑止をと9やめる。
また、系に異常が検出された場合に、もし異常が検出さ
れた系が主系でないならば 異常が検出された冗長系の
故障検出回路(13b)は、全入出力停止回路(16り
を用いて、異常が検出された冗長系の入出力をすべて抑
止する。
また、故障検出回路(13a)、(13b)は、他系の
故障を検出した場合、その故障系の自系故障判定回路(
15a)、(15k))に故障を通知7る。
自系故障判定回路(15a)、(15t))は、他系の
故障検出回路(13t))、(13a)から通知された
故障情報をもとに、多数決論理により自系の故障を判定
し。
全入出力停止回路<、16b) t−用いてその系の入
出力をすべて抑止する。
したがって、主系情報処理装置(2)が故障した場合は
、主系情報処理装@ f21は、それの持つ全入出力停
止回路(16a) f用いて、その入出力をすべて抑止
し、主系情報処理装[121以外の正常な情報処理装置
(5a) 、 (5b)の内、あらかじめ決められた一
系を新たに主系情報処理装置として、情報処理を続行す
る。
〔発明の効果〕
以上のように、この発明によれば、主系情報処理装置1
 f2)と並行して、冗長系情報処理装fiii (3
a)あるいは(3b)が情報処理を行っているので、主
系情報処理装置(2)が故障したときに、情報処理が中
断することがなく、また、主系情報処理装置(2)で時
系列データを扱う場合も、特別な回路なしく冗長系情報
処理装置(3a)あるいは(3b)でその処理全継続し
、ま友、故障検出装置(13a)自身が正常に動作しな
いような故障に対しても、この発明によれば、正常に動
作している系(5J、(5りか。
故障を検出し故障系(2)K通知し故障系(2)を切離
すことにより、情報処理を中断することなく継続するこ
を可能とし、高い信頼性をもったデジタル情報処理装&
1−得られるという効果がある。さらには、外乱等によ
る一時的かつ偶発的なデータの誤シに対しても、故障率
測定回路(12a)がそれを判定9区別し故障検出装置
(15a)に伝えるため、不必要な系の縮退を行わず、
安定して情報処理を継続するデジタル情報処理装置を得
られるという効果がある。
【図面の簡単な説明】
第1図は、この発明の=実施例によるデジタル情報処理
装置の構成図、第2図は従来のデジタル情報処理装置の
構成図でめる。 (1)は双方向データバス、(21は主系情報処理装置
。 (3)は冗長系情報処理装置、  (4a)および(4
b)はデータ交信回路、 (5a)は情報処理回路、 
(5b)は冗長系情報処理回路、(6)は故障検出回路
、(7)は入出力停止1路、(8)は冗長系起動用ティ
スクリード信号線、(9)は冗長系起動回路、 (11
)はセンサー情報処理回路、  (11a)および(1
1b)は同期回路、  (12a)および(121))
は故障率測定回路、  (13a)および(131))
は故障検出回路、  (14a)および(14b)は冗
長系入出力抑止回路、  (15a)および(15b)
は自系故障判定回路、  (16a)および(16b)
は全入出力停止回路である。 なお1図中、同一符号は同一、ま友は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  双方向の通信手段を用いて、3台以上の情報処理装置
    間、ならびに、単数あるいは複数台のセンサとの間で、
    データの交信を行う回路と、上記データ交信回路を用い
    たデータ交信により、複数台の情報処理装置の同期をと
    る回路と、上記データ交信回路を用いて、各情報処理装
    置からの出力を比較することにより故障を検出し一定時
    間内の故障率を測定する回路と、上記の故障率を測定す
    る回路による故障率の測定結果により故障系を検出し故
    障を故障系に通知する回路と、上記の故障系を検出する
    回路により、正常と確認された情報処理装置の内、一系
    のみを主系とし、それ以外の冗長系の情報処理装置から
    の、上記の同期および故障系検出の為のデータ交信以外
    の入出力を抑止する回路と、他系にある上記の故障系を
    検出する回路と同様の回路から通知された故障情報から
    自系の故障を判定する回路と、上記の故障系を検出する
    回路、あるいは、上記の自系の故障を判定する回路によ
    り自系を異常と判断した場合、自系の入出力をすべて抑
    止する回路とを有することを特徴としたデジタル情報処
    理装置
JP63043595A 1988-02-26 1988-02-26 デジタル情報処理装置 Pending JPH01217665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63043595A JPH01217665A (ja) 1988-02-26 1988-02-26 デジタル情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63043595A JPH01217665A (ja) 1988-02-26 1988-02-26 デジタル情報処理装置

Publications (1)

Publication Number Publication Date
JPH01217665A true JPH01217665A (ja) 1989-08-31

Family

ID=12668156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63043595A Pending JPH01217665A (ja) 1988-02-26 1988-02-26 デジタル情報処理装置

Country Status (1)

Country Link
JP (1) JPH01217665A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05115087A (ja) * 1991-04-15 1993-05-07 Hitachi Ltd データ伝送装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05115087A (ja) * 1991-04-15 1993-05-07 Hitachi Ltd データ伝送装置
JP2771385B2 (ja) * 1991-04-15 1998-07-02 株式会社日立製作所 データ伝送装置

Similar Documents

Publication Publication Date Title
US5638510A (en) Multiplexed system with watch dog timers
US9483045B2 (en) Numerical controller
JPH01217665A (ja) デジタル情報処理装置
KR100240959B1 (ko) 입출력 다중화 피엘씨 시스템
JPH05158502A (ja) 分散形制御装置
JPH02278457A (ja) デジタル情報処理装置
JPH01100639A (ja) デイジタル情報処理装置
JPH01279301A (ja) 計算機分散システム
JP2744113B2 (ja) 計算機システム
JPS63253438A (ja) デイジタル情報処理装置
JPH04116473A (ja) 信号ケーブル接続状態監視機能付きの分散制御システム
JPH03154901A (ja) 2重化制御装置
JPH1063313A (ja) プロセス制御相互監視方式
JP3107104B2 (ja) 待機冗長方式
JPS61267810A (ja) 停電検出判定回路
JPS631023B2 (ja)
JP2778691B2 (ja) バス監視回路
JPH0326696Y2 (ja)
JPH054259U (ja) デジタル情報処理装置
JP2677200B2 (ja) 正常系即時選択回路
JP3055906B2 (ja) 緊急動作方式
JPH0588926A (ja) 監視制御系の自動切替回路
JPS62206602A (ja) 多重化検出器をもつた制御装置
JPH10262098A (ja) ラインプロテクションシステム
KR100551165B1 (ko) 통신로 알람 발생 처리방법