JP5077741B2 - 二重化冗長系システムとそのデータ共有方法 - Google Patents
二重化冗長系システムとそのデータ共有方法 Download PDFInfo
- Publication number
- JP5077741B2 JP5077741B2 JP2007142910A JP2007142910A JP5077741B2 JP 5077741 B2 JP5077741 B2 JP 5077741B2 JP 2007142910 A JP2007142910 A JP 2007142910A JP 2007142910 A JP2007142910 A JP 2007142910A JP 5077741 B2 JP5077741 B2 JP 5077741B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- memory
- data
- redundant
- line number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Description
このため、この発明の二重化システムは、図9に示すように、2台の制御装置52a,52bのトラッキングメモリ53A〜53Dをデュアルポートメモリで構成し、かつこの各デュアルポートメモリどうしをメモリバス54a〜54dで接続し、稼動側に指定されたCPUモジュール55aが可変データを自己のトラッキングメモリ53A,53Cおよび待機側に指定された制御装置のトラッキングメモリに同時に書込むようにしたものである。
このため、この発明の高速二重系制御装置は、図10に示すように、主系と従系の制御ユニット62,63と、制御ユニットのいずれかを選択する主従選択モジュールとを備える。主系及び従系の制御ユニット62,63は、それぞれデュアルポートメモリ64と制御演算ユニット65を有し、主系と従系のデュアルポートメモリ64は、リアルタイムで制御データを共有している。また主系と従系の制御演算ユニット65は、自己のデュアルポートメモリの制御データに基づき同一の制御演算を行う。さらに、主従選択モジュールにより、主系・従系の異常を高速で監視・判定し、いずれかが異常な場合、正常な方を主系に切り替えを行うものである。
以下、この二重系制御装置を「二重化冗長系システム」と呼ぶ。
主系GCUに異常が発生した場合、主従切替え器により主系と従系が切り替わり、それまで従系であったGCUが主系となって、制御を継続することによって、ガスタービン制御等の連続動作を可能としている。
そのため、従系に設定されているGCU(従系GCU)では、主系GCUからデュアルポートメモリ基板を介して送信される制御演算後の積分値やカウンタ値等の内部値を受信して、自身の内部値に反映することによって、データ共有を行っている。この処理を行うのが、主従データ共有機能である。
図6Aに示すように、従来の制御演算処理手順において、データ共有処理は、一連の制御演算処理の中で、外部データ出力処理の後に行われ、共有したデータは、図7に示すように、次回の制御演算処理に使用される。
またデータ共有処理において、図6Cに示すように、共有対象となる信号線番(以下、ボーティング線番又は「共有線番」と呼ぶ)に対して、主系では、デュアルポートメモリ(DPM)に自身の内部メモリの共有線番の値を書込み、従系では、DPMから値を読み出し、自身の内部メモリの共有線番に上書きする処理を行う。
一方、制御演算処理では、外部からの入力データ、および前回データ共有値を使用して、ロジックプログラムに記述された論理ブロック毎に、先頭のブロックから順番に入力値に対する演算結果を出力に設定されている信号線番(共有線番と非共有線番がある)に書き込んでいく。この際、出力側の信号線番の種類をチェックすることなく、出力に設定されている信号線番に書き込んでいる。
このため、出力に共有線番が設定されていると、前回処理でデータ共有した値が今回の演算処理で異なる値に上書きされてしまうことになるため、ロジックプログラムの組み方に注意を払う必要がある。
前記2つの制御ユニットは、それぞれ自系メモリと他系メモリからなるデュアルポートメモリと制御演算ユニットを有し、
各制御ユニットの自系メモリ、他系メモリ及び制御演算ユニットは、バスで接続され、
主系と従系の自系メモリは、それぞれ従系と主系の他系メモリと光ケーブルで接続され、制御サイクルより短い間隔でデータ転送可能であり、
主系の制御演算ユニットは、自己の自系メモリから制御データを読み込み、制御演算後に主系の自系メモリと従系の他系メモリに制御データを上書きし、
従系の制御演算ユニットは、自己の他系メモリから制御データを読み込み、制御演算する二重化冗長系システムであって、
前記制御ユニットの制御演算処理において、前記デュアルポートメモリを介して、主系と従系でデータ共有を行う対象とする信号線番と、主系と従系でデータ共有を行う対象としない信号線番を有し、
前記制御演算処理において、各論理ブロック処理内の出力信号の信号線番号への書込み時に、主系か従系かを判別し、従系の場合には出力信号の信号線番号が共有対象となる信号線番号であるかどうかを判別し、共有対象となる信号線番号である場合に出力信号の信号線番号への書込みをせずにデータ共有値を保持したまま該論理ブロック処理を終了する、ことを特徴とする二重化冗長系システムが提供される。
前記2つの制御ユニットは、それぞれ自系メモリと他系メモリからなるデュアルポートメモリと制御演算ユニットを有し、
各制御ユニットの自系メモリ、他系メモリ及び制御演算ユニットは、バスで接続され、
主系と従系の自系メモリは、それぞれ従系と主系の他系メモリと光ケーブルで接続され、制御サイクルより短い間隔でデータ転送可能であり、
主系の制御演算ユニットは、自己の自系メモリから制御データを読み込み、制御演算後に主系の自系メモリと従系の他系メモリに制御データを上書きし、
従系の制御演算ユニットは、自己の他系メモリから制御データを読み込み、制御演算する二重化冗長系システムのデータ共有方法であって、
前記制御ユニットの制御演算処理において、前記デュアルポートメモリを介して、主系と従系でデータ共有を行う対象とする信号線番と、主系と従系でデータ共有を行う対象としない信号線番を有し、
前記制御演算処理において、各論理ブロック処理内の出力信号の信号線番号への書込み時に、主系か従系かを判別し、従系の場合には出力信号の信号線番号が共有対象となる信号線番号であるかどうかを判別し、共有対象となる信号線番号である場合に出力信号の信号線番号への書込みをせずにデータ共有値を保持したまま該論理ブロック処理を終了する、ことを特徴とする二重化冗長系システムのデータ共有方法が提供される。
従って、主系と従系が非同期であり、ある演算処理を主系に遅れて従系が開始する場合でも、主系の演算処理中に共有線番のデータが変化しないため、共有線番のデータに基づく主系と従系の演算処理後の共有線番のデータは常に同一となり、相違は生じない。
この二重化冗長系システム10は、例えば、高速で運転するガスタービン等の制御装置であり、図示しない複数のセンサから温度、流量、圧力等のデータを受信し、アクチュエータ1(制御弁等)を制御するようになっている二重系ガスタービン制御装置である。
また、一方の自系メモリ14aと他方の他系メモリ14bは2本の光ケーブル16で接続され、自系メモリ14aのデータを制御サイクルより短い間隔(例えば、約2μsec、8byte転送)で他方の他系メモリ14bに上書きするようになっている。
一方、従系の制御演算ユニット13は、自己の他系メモリ14bから制御データを読み込み、自系メモリ14aに制御データを上書きする。従って、主系の制御演算ユニット12でアクチュエータ1を制御している際に、常に最新の制御データ(主系の自系メモリ14a)を従系の他系メモリ14bに保持でき、実質的にリアルタイムで制御データを共有できる。
データ共有処理を開始すると、まず先頭論理ブロックを取得し(S1)、次いでの論理ブロックを処理し(S2)、S3で最終ブロックか否かを判断し、最終でない場合(NO)には、次の論理ブロックを取得し(S4)し、論理ブロック処理(S2)を繰り返す。S3で最終ブロックの場合(YES)には、制御演算を終了する。
なお、図3Bは、論理ブロック処理(S2)を除き、従来の図6Bと同一である。
これらの追加処理(S23〜S24)で、従系で、かつ共有線番であった場合に書込み(S25)を行わないことによって、従系GCUの共有線番への書込みを回避する。
また、共有線番T1を入力とする論理ブロック[AND]も、共有線番T1の演算結果を上書きしないため、ボーティング線番T1がONを保持し、論理ブロックの入力値は常にデータ共有値となる。
従って、主系と従系が非同期であり、ある演算処理を主系に遅れて従系が開始する場合でも、主系の演算処理中に共有線番のデータが変化しないため、共有線番のデータに基づく主系と従系の演算処理後の共有線番のデータは常に同一となり、相違は生じない。
10 二重化冗長系システム、12,13 制御ユニット、
14 デュアルポートメモリ、
14a 自系メモリ、14b 他系メモリ、
15 制御演算ユニット(CPU)、
16 光ケーブル、20 主従選択モジュール
Claims (4)
- 主系と従系の2つの制御ユニットと、該2つの制御ユニットを監視・判定し、いずれかが異常な場合、正常な方を主系として選択する主従選択モジュールとを備え、
前記2つの制御ユニットは、それぞれ自系メモリと他系メモリからなるデュアルポートメモリと制御演算ユニットを有し、
各制御ユニットの自系メモリ、他系メモリ及び制御演算ユニットは、バスで接続され、
主系と従系の自系メモリは、それぞれ従系と主系の他系メモリと光ケーブルで接続され、制御サイクルより短い間隔でデータ転送可能であり、
主系の制御演算ユニットは、自己の自系メモリから制御データを読み込み、制御演算後に主系の自系メモリと従系の他系メモリに制御データを上書きし、
従系の制御演算ユニットは、自己の他系メモリから制御データを読み込み、制御演算する二重化冗長系システムであって、
前記制御ユニットの制御演算処理において、前記デュアルポートメモリを介して、主系と従系でデータ共有を行う対象とする信号線番と、主系と従系でデータ共有を行う対象としない信号線番を有し、
前記制御演算処理において、各論理ブロック処理内の出力信号の信号線番号への書込み時に、主系か従系かを判別し、従系の場合には出力信号の信号線番号が共有対象となる信号線番号であるかどうかを判別し、共有対象となる信号線番号である場合に出力信号の信号線番号への書込みをせずにデータ共有値を保持したまま該論理ブロック処理を終了する、ことを特徴とする二重化冗長系システム。 - 2つの制御ユニットの出力が並列に入力され、それぞれ同一のアクチュエータに出力する2つのセレクタを備え、2つのセレクタは、主従選択モジュールで制御され、2つの制御ユニットのいずれかの出力のみを選択し出力する、ことを特徴とする請求項1に記載の二重化冗長系システム。
- 主系と従系の2つの制御ユニットと、該2つの制御ユニットを監視・判定し、いずれかが異常な場合、正常な方を主系として選択する主従選択モジュールとを備え、
前記2つの制御ユニットは、それぞれ自系メモリと他系メモリからなるデュアルポートメモリと制御演算ユニットを有し、
各制御ユニットの自系メモリ、他系メモリ及び制御演算ユニットは、バスで接続され、
主系と従系の自系メモリは、それぞれ従系と主系の他系メモリと光ケーブルで接続され、制御サイクルより短い間隔でデータ転送可能であり、
主系の制御演算ユニットは、自己の自系メモリから制御データを読み込み、制御演算後に主系の自系メモリと従系の他系メモリに制御データを上書きし、
従系の制御演算ユニットは、自己の他系メモリから制御データを読み込み、制御演算する二重化冗長系システムのデータ共有方法であって、
前記制御ユニットの制御演算処理において、前記デュアルポートメモリを介して、主系と従系でデータ共有を行う対象とする信号線番と、主系と従系でデータ共有を行う対象としない信号線番を有し、
前記制御演算処理において、各論理ブロック処理内の出力信号の信号線番号への書込み時に、主系か従系かを判別し、従系の場合には出力信号の信号線番号が共有対象となる信号線番号であるかどうかを判別し、共有対象となる信号線番号である場合に出力信号の信号線番号への書込みをせずにデータ共有値を保持したまま該論理ブロック処理を終了する、ことを特徴とする二重化冗長系システムのデータ共有方法。 - 2つの制御ユニットの出力が並列に入力され、それぞれ同一のアクチュエータに出力する2つのセレクタを備え、2つのセレクタは、主従選択モジュールで制御され、2つの制御ユニットのいずれかの出力のみを選択し出力する、ことを特徴とする請求項3に記載の二重化冗長系システムのデータ共有方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007142910A JP5077741B2 (ja) | 2007-05-30 | 2007-05-30 | 二重化冗長系システムとそのデータ共有方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007142910A JP5077741B2 (ja) | 2007-05-30 | 2007-05-30 | 二重化冗長系システムとそのデータ共有方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008299470A JP2008299470A (ja) | 2008-12-11 |
JP5077741B2 true JP5077741B2 (ja) | 2012-11-21 |
Family
ID=40172967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007142910A Active JP5077741B2 (ja) | 2007-05-30 | 2007-05-30 | 二重化冗長系システムとそのデータ共有方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077741B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112445127B (zh) * | 2019-08-27 | 2022-03-18 | 北京东土科技股份有限公司 | 主备控制器的冗余控制方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04158457A (ja) * | 1990-10-23 | 1992-06-01 | Toshiba Corp | 二重化システム |
JPH07287694A (ja) * | 1994-04-19 | 1995-10-31 | Nec Corp | 多重化処理システムおよびメモリ同期制御方法 |
JP3694987B2 (ja) * | 1996-06-25 | 2005-09-14 | 石川島播磨重工業株式会社 | 三重系フォールトトレラントシステム |
JP4558111B2 (ja) * | 1998-08-17 | 2010-10-06 | 株式会社Ihi | 三重系フォールトトレラントシステムのデータ変更方法 |
JP4161266B2 (ja) * | 2003-07-28 | 2008-10-08 | 株式会社Ihi | 高速二重系制御装置 |
-
2007
- 2007-05-30 JP JP2007142910A patent/JP5077741B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008299470A (ja) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6453391B2 (en) | Multiplexed computer system | |
US5423024A (en) | Fault tolerant processing section with dynamically reconfigurable voting | |
US6985482B2 (en) | Cross-bar switch system with redundancy | |
JP5077741B2 (ja) | 二重化冗長系システムとそのデータ共有方法 | |
US5406472A (en) | Multi-lane controller | |
JP4731364B2 (ja) | 多重化制御システム及びその多重化方法 | |
JPH09330106A (ja) | バックアップ機能付制御システム | |
JPH09319401A (ja) | 並列二重系電子連動装置 | |
JP3858696B2 (ja) | 多重化制御システム及びその多重化方法 | |
JP4477739B2 (ja) | 冗長系情報処理システム | |
US20070208886A1 (en) | Data processing apparatus | |
JP4161266B2 (ja) | 高速二重系制御装置 | |
JP4232589B2 (ja) | 二重化コントローラ、その等値化モード決定方法 | |
JPH0944203A (ja) | 冗長化制御システム | |
JP2006236371A (ja) | 制御システム | |
JP3884643B2 (ja) | プロセス制御装置 | |
JP4810488B2 (ja) | 二重化制御装置、及びそのトラッキング方法 | |
JP7468260B2 (ja) | 二重系制御システムのメモリ等価方式 | |
JP3861769B2 (ja) | 二重化制御システムの二重化切換方法 | |
JPH0628003B2 (ja) | 多重化制御装置のデ−タ制御方法及び装置 | |
JP2626127B2 (ja) | 予備系ルート試験方式 | |
JP4566531B2 (ja) | シリアル通信二重系制御装置 | |
US7292897B2 (en) | Multiplexing control system and multiplexing method therefor | |
JP5227653B2 (ja) | 多重化計算機システム、及びその処理方法 | |
US7292896B2 (en) | Multiplexing control system and multiplexing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5077741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |