JPH04306702A - リレー装置の動作能力を確認する方法 - Google Patents
リレー装置の動作能力を確認する方法Info
- Publication number
- JPH04306702A JPH04306702A JP3273613A JP27361391A JPH04306702A JP H04306702 A JPH04306702 A JP H04306702A JP 3273613 A JP3273613 A JP 3273613A JP 27361391 A JP27361391 A JP 27361391A JP H04306702 A JPH04306702 A JP H04306702A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output device
- redundant
- output terminals
- iop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000009471 action Effects 0.000 title description 2
- 238000012360 testing method Methods 0.000 claims description 25
- 230000004913 activation Effects 0.000 claims description 11
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 238000004886 process control Methods 0.000 abstract description 9
- 230000000644 propagated effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 241000518994 Conta Species 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 102100034720 Epididymal-specific lipocalin-12 Human genes 0.000 description 1
- 101000946137 Homo sapiens Epididymal-specific lipocalin-12 Proteins 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、リレーの故障を検出す
る装置および方法に関するものであり、更に詳しくいえ
ば、装置がそれの正常な意図する機能（すなわち、オン
ライン）を実行している間に、誤りの場合に装置の冗長
機器すなわちバックアップ機器に切り換えるために用い
られるリレーを含めて、リレーネットワークにおける障
害を検出する方法および装置に関するものである。
る装置および方法に関するものであり、更に詳しくいえ
ば、装置がそれの正常な意図する機能（すなわち、オン
ライン）を実行している間に、誤りの場合に装置の冗長
機器すなわちバックアップ機器に切り換えるために用い
られるリレーを含めて、リレーネットワークにおける障
害を検出する方法および装置に関するものである。
【０００２】
【従来の技術】米国特許第４，１３３，０２７号および
第４，１４１，０６６号明細書に記載されているような
バックアッププロセス制御装置を有するプロセス制御装
置は専用ランダムアクセスメモリ（ＲＡＭ）および読出
専用メモリ（ＲＯＭ）を含む。バックアップ制御装置は
ほとんど遊んでいるか、ある種のバックアップタスクを
行うことができるが、プロセス制御機能に直接関連ない
タスクは行わない。主なプロセス制御装置の１つにおけ
る障害が検出されると、主制御器の動作を行うために、
故障した制御装置のＲＡＭに記憶されているデータをバ
ックアップ制御装置のＲＡＭへ転送せねばならない。そ
れらの装置は１：Ｎの冗長装置を有する。
第４，１４１，０６６号明細書に記載されているような
バックアッププロセス制御装置を有するプロセス制御装
置は専用ランダムアクセスメモリ（ＲＡＭ）および読出
専用メモリ（ＲＯＭ）を含む。バックアップ制御装置は
ほとんど遊んでいるか、ある種のバックアップタスクを
行うことができるが、プロセス制御機能に直接関連ない
タスクは行わない。主なプロセス制御装置の１つにおけ
る障害が検出されると、主制御器の動作を行うために、
故障した制御装置のＲＡＭに記憶されているデータをバ
ックアップ制御装置のＲＡＭへ転送せねばならない。そ
れらの装置は１：Ｎの冗長装置を有する。
【０００３】１９８９年１月２３日に出願され、本願出
願人へ譲渡された米国特許出願Ｎｏ．０７／２９２，８
５９に記載されているような既存の装置は、１：１の冗
長装置を備えている。その冗長装置により第２の装置（
すなわち、第２の制御装置すなわち、バックアップ制御
装置）のデータベースが定期的に更新されて、更新過程
が主機能にとって明かとなり、ＣＰＵすなわち、プロセ
ッサの動作を一時的に停止させる（または不利にする）
ことがなく、最短時間を使用するようにする。障害状態
が起こると、主制御器と装置の残りの部分との間で通信
を行うことができない（すなわち、動作停止）時間が存
在する。
願人へ譲渡された米国特許出願Ｎｏ．０７／２９２，８
５９に記載されているような既存の装置は、１：１の冗
長装置を備えている。その冗長装置により第２の装置（
すなわち、第２の制御装置すなわち、バックアップ制御
装置）のデータベースが定期的に更新されて、更新過程
が主機能にとって明かとなり、ＣＰＵすなわち、プロセ
ッサの動作を一時的に停止させる（または不利にする）
ことがなく、最短時間を使用するようにする。障害状態
が起こると、主制御器と装置の残りの部分との間で通信
を行うことができない（すなわち、動作停止）時間が存
在する。
【０００４】従来は、リレースイッチは１つのマイクロ
プロセッサにより制御されていた。（要求される接点の
数のために）２つ以上のリレースイッチが求められたと
すると、そのマイクロプロセッサからの多数の出力が用
いられていた。障害を検出するために多数の入力がマイ
クロプロセッサへ戻されもした。
プロセッサにより制御されていた。（要求される接点の
数のために）２つ以上のリレースイッチが求められたと
すると、そのマイクロプロセッサからの多数の出力が用
いられていた。障害を検出するために多数の入力がマイ
クロプロセッサへ戻されもした。
【０００５】
【発明が解決しようとする課題】したがって、リレース
イッチ回路の正しい動作を阻害するリレーの障害を検出
する装置および方法を本発明は提供するものである。し
たがって、本発明の別の目的は、リレースイッチ回路の
障害を検出する装置を得ることである。本発明の別の目
的は、制御装置に対する修正が最少であるような、リレ
ースイッチ回路の作動可能性を確認する装置を得ること
である。本発明の更に別の目的は、制御装置がそれの意
図する制御機能を行っている間に、リレースイッチ回路
の作動可能性を確認する方法を得ることである。
イッチ回路の正しい動作を阻害するリレーの障害を検出
する装置および方法を本発明は提供するものである。し
たがって、本発明の別の目的は、リレースイッチ回路の
障害を検出する装置を得ることである。本発明の別の目
的は、制御装置に対する修正が最少であるような、リレ
ースイッチ回路の作動可能性を確認する装置を得ること
である。本発明の更に別の目的は、制御装置がそれの意
図する制御機能を行っている間に、リレースイッチ回路
の作動可能性を確認する方法を得ることである。
【０００６】
【課題を解決するための手段】したがって、リレースイ
ッチ回路の障害を検出する装置および方法が本発明によ
り提供される。ある装置が少なくとも１つの出力装置を
有し、その出力装置は第１の出力端子セットを有し、そ
の第１の出力端子セットは対応する現場装置へ接続され
る。各出力装置は対応する冗長出力装置を有する。その
冗長出力装置は対応する第１の出力端子セットを有し、
この第１の出力端子セットは対応する出力装置と同じ対
応する現場装置へ接続される。出力装置と冗長出力装置
は第１の出力端子セットに対応する第２の出力端子セッ
トをおのおの有する。第２の出力端子セットは第１の出
力端子セットから出力された情報を制御するための装置
へ接続される。
ッチ回路の障害を検出する装置および方法が本発明によ
り提供される。ある装置が少なくとも１つの出力装置を
有し、その出力装置は第１の出力端子セットを有し、そ
の第１の出力端子セットは対応する現場装置へ接続され
る。各出力装置は対応する冗長出力装置を有する。その
冗長出力装置は対応する第１の出力端子セットを有し、
この第１の出力端子セットは対応する出力装置と同じ対
応する現場装置へ接続される。出力装置と冗長出力装置
は第１の出力端子セットに対応する第２の出力端子セッ
トをおのおの有する。第２の出力端子セットは第１の出
力端子セットから出力された情報を制御するための装置
へ接続される。
【０００７】その制御装置は複数のスイッチング素子を
有する。それらのスイッチング素子は第１の接点セット
と第２の接点セットを有する。出力装置の各第２の出力
端子セットは対応する第１の接点セットへ接続され、冗
長出力装置の第２の出力端子セットは対応する第２の接
点セットへ接続される。起動素子が出力装置および出力
装置からの制御信号に応答して複数のスイッチング素子
を起動して、出力装置の第１の出力端子セットへ結合さ
れる情報または冗長出力装置の第１の出力端子セットへ
結合される情報が現場装置へ結合されることが阻止され
るようにする。制御装置の作動可能性を確認する方法が
、冗長出力装置から第１の制御信号を送ることにより前
記起動素子がスイッチング素子を切り換えさせることを
阻止する過程を有する。出力装置から第２の制御信号を
送ることにより、第１の制御信号による刺激にもかかわ
らず、制御信号に起動素子を刺激させる。予測結果を比
較するために起動素子から結果信号が観察され、それに
より起動素子の作動可能性と、回路のその他の部分の作
動可能性を確認する。
有する。それらのスイッチング素子は第１の接点セット
と第２の接点セットを有する。出力装置の各第２の出力
端子セットは対応する第１の接点セットへ接続され、冗
長出力装置の第２の出力端子セットは対応する第２の接
点セットへ接続される。起動素子が出力装置および出力
装置からの制御信号に応答して複数のスイッチング素子
を起動して、出力装置の第１の出力端子セットへ結合さ
れる情報または冗長出力装置の第１の出力端子セットへ
結合される情報が現場装置へ結合されることが阻止され
るようにする。制御装置の作動可能性を確認する方法が
、冗長出力装置から第１の制御信号を送ることにより前
記起動素子がスイッチング素子を切り換えさせることを
阻止する過程を有する。出力装置から第２の制御信号を
送ることにより、第１の制御信号による刺激にもかかわ
らず、制御信号に起動素子を刺激させる。予測結果を比
較するために起動素子から結果信号が観察され、それに
より起動素子の作動可能性と、回路のその他の部分の作
動可能性を確認する。
【０００８】本発明においては、リレースイッチ回路の
制御は２つのマイクロプロセッサにより分担される。各
マイクロプロセッサはただ１つの出力と、リレースイッ
チ回路への１つの入力を有し、それにより相互接続の数
を最少にする。このために障害が伝わることが制限され
、かつ相互接続の費用が最低になる。
制御は２つのマイクロプロセッサにより分担される。各
マイクロプロセッサはただ１つの出力と、リレースイッ
チ回路への１つの入力を有し、それにより相互接続の数
を最少にする。このために障害が伝わることが制限され
、かつ相互接続の費用が最低になる。
【０００９】
【実施例】本発明の方法と装置について説明する前に、
装置を利用できるシステム環境を理解することが助けと
なる。本発明の装置を利用しているプロセス制御装置１
０のブロック図が示されている図１を参照する。プロセ
ス制御装置１０はプラント制御ネットワーク１１を含む
。このプラント制御ネットワーク１１のネットワークイ
ンターフェイスモジュール（ＮＩＭ）６０２へプロセス
制御器２０がユニバーサル制御ネットワーク（ＵＣＮ）
１４を介して作動的に接続される。プロセス制御装置１
０の好適な実施例においては、付加プロセス制御器２０
を対応するＵＣＮ１４と対応するＮＩＭ６０２を介して
プラント制御ネットワーク１１へ作動的に接続できる。 弁、圧力スイッチ、圧力計、熱電対を含む現場装置（図
示せず）からのアナログ入力信号（Ａ／Ｉ）と、アナロ
グ出力信号（Ａ／Ｏ）と、デジタル入力信号（Ｄ／Ｉ）
と、デジタル出力信号（Ｄ／Ｏ）とをプロセス制御器２
０はプロセス制御装置１０へインターフェイスする。
装置を利用できるシステム環境を理解することが助けと
なる。本発明の装置を利用しているプロセス制御装置１
０のブロック図が示されている図１を参照する。プロセ
ス制御装置１０はプラント制御ネットワーク１１を含む
。このプラント制御ネットワーク１１のネットワークイ
ンターフェイスモジュール（ＮＩＭ）６０２へプロセス
制御器２０がユニバーサル制御ネットワーク（ＵＣＮ）
１４を介して作動的に接続される。プロセス制御装置１
０の好適な実施例においては、付加プロセス制御器２０
を対応するＵＣＮ１４と対応するＮＩＭ６０２を介して
プラント制御ネットワーク１１へ作動的に接続できる。 弁、圧力スイッチ、圧力計、熱電対を含む現場装置（図
示せず）からのアナログ入力信号（Ａ／Ｉ）と、アナロ
グ出力信号（Ａ／Ｏ）と、デジタル入力信号（Ｄ／Ｉ）
と、デジタル出力信号（Ｄ／Ｏ）とをプロセス制御器２
０はプロセス制御装置１０へインターフェイスする。
【００１０】プラント制御ネットワーク１１はプラント
オペレータとともに被制御プロセスを全体的に管理し、
管理機能を行うために必要な全ての情報を得、オペレー
タとのインターフェイスを含む。プラント制御ネットワ
ーク１１は複数の物理的モジュールを含む。それらの物
理的モジュールにはユニバーサルオペレータ部（ＵＳ）
１２２と、アプリケーションモジュール（ＡＭ）１２４
と、履歴モジュール（ＨＭ）１２６と、コンピュータモ
ジュール（ＣＭ）１２８と、被制御プロセスの求められ
ている制御／管理機能を実行するために必要な、それら
のモジュールと同一の各種のモジュール（および追加の
種類のモジュール（図示せず）も）を含む。それらの各
物理的モジュールはローカル制御ネットワーク（ＬＣＮ
）１２０へ作動的に接続される。そのローカル制御ネッ
トワークによりそれらの各モジュールが必要に応じて互
いに通信できるようにする。ＮＩＭ６０２はＬＣＮ１２
０とＵＣＮ１４の間のインターフェイスを行う。プラン
ト制御ネットワーク１１と物理的モジュールのより完全
な説明については米国特許第４，６０７，２５６号明細
書を参照されたい。
オペレータとともに被制御プロセスを全体的に管理し、
管理機能を行うために必要な全ての情報を得、オペレー
タとのインターフェイスを含む。プラント制御ネットワ
ーク１１は複数の物理的モジュールを含む。それらの物
理的モジュールにはユニバーサルオペレータ部（ＵＳ）
１２２と、アプリケーションモジュール（ＡＭ）１２４
と、履歴モジュール（ＨＭ）１２６と、コンピュータモ
ジュール（ＣＭ）１２８と、被制御プロセスの求められ
ている制御／管理機能を実行するために必要な、それら
のモジュールと同一の各種のモジュール（および追加の
種類のモジュール（図示せず）も）を含む。それらの各
物理的モジュールはローカル制御ネットワーク（ＬＣＮ
）１２０へ作動的に接続される。そのローカル制御ネッ
トワークによりそれらの各モジュールが必要に応じて互
いに通信できるようにする。ＮＩＭ６０２はＬＣＮ１２
０とＵＣＮ１４の間のインターフェイスを行う。プラン
ト制御ネットワーク１１と物理的モジュールのより完全
な説明については米国特許第４，６０７，２５６号明細
書を参照されたい。
【００１１】次に、本発明の装置を含むプロセス制御器
２０のブロック図が示されている図２を参照する。プロ
セス制御装置１０の好適な実施例のプロセス制御器２０
は制御器Ａ ３０と制御器Ｂ ４０を含む。それら
の制御器は一次制御器および二次制御器として実効的に
動作する。制御器Ａ ３０とＢ ４０はＵＣＮ１４
へ接続されＣＮ１４は、好適な実施例においては、通信
を冗長にする目的でＵＣＮ（Ａ）１４−ＡとＵＣＮ（Ｂ
）１４−Ｂとを有する。入力／出力モジュール２１が現
場装置に対してインターフェイスする。現場装置は各種
の弁、各種のスイッチ、各種の圧力計、各種の熱電対等
である。 それら各種の現場装置はアナログ入力（Ａ／Ｉ）、アナ
ログ出力（Ａ／Ｏ）、デジタル入力（Ｄ／Ｉ）、デジタ
ル出力（Ｄ／Ｏ）を発生する。制御器Ａ ３０はバス
Ａ ２２とＢ ２３を介して各Ｉ／Ｏモジュールの
インターフェイスをし、制御器Ｂ ４０はバスＡ
２２とＢ ２３を介して各Ｉ／Ｏモジュール２１をイ
ンターフェイスする。制御器Ａ，ＢはＵＣＮ１４と、制
御器の間のリンク１３と、バスＡ，Ｂを介して互いに通
信する。好適な実施例においてはバスＡとＢは直列Ｉ／
Ｏリンクである。１つの制御器（制御器ＡまたはＢ）は
主制御器として動作し、他の制御器が第２の制御器とし
て動作する（バックアップ以外の保留モジュールにおい
ては、制御器Ａの障害が起きたとすると、制御器Ｂが始
動時間すなわち初期化時間がほとんどかからずに制御機
能を行うことができる）。所定の時間基準で主制御器と
名づけられている制御器によりポイント処理が行われ、
Ｉ／Ｏモジュールと通信する。また、主制御器として動
作する制御器はプラント制御ネットワーク１１と通信し
て、状態および履歴を知らせ、プラント制御ネットワー
クからユニバーサルステーション１２２を介して、オペ
レータからの指令のような入力を受ける。更に、主制御
器に保持されているデータベースがリンク１３を介して
第２の制御器へ通信される。上記のように、１つの制御
器が第２の制御器として動作する。しかし、プロセス制
御器２０には第２の制御器は不要であることが当業者は
わかるであろう。本実施例においては、第２の制御器は
希望に応じて用いられる。
２０のブロック図が示されている図２を参照する。プロ
セス制御装置１０の好適な実施例のプロセス制御器２０
は制御器Ａ ３０と制御器Ｂ ４０を含む。それら
の制御器は一次制御器および二次制御器として実効的に
動作する。制御器Ａ ３０とＢ ４０はＵＣＮ１４
へ接続されＣＮ１４は、好適な実施例においては、通信
を冗長にする目的でＵＣＮ（Ａ）１４−ＡとＵＣＮ（Ｂ
）１４−Ｂとを有する。入力／出力モジュール２１が現
場装置に対してインターフェイスする。現場装置は各種
の弁、各種のスイッチ、各種の圧力計、各種の熱電対等
である。 それら各種の現場装置はアナログ入力（Ａ／Ｉ）、アナ
ログ出力（Ａ／Ｏ）、デジタル入力（Ｄ／Ｉ）、デジタ
ル出力（Ｄ／Ｏ）を発生する。制御器Ａ ３０はバス
Ａ ２２とＢ ２３を介して各Ｉ／Ｏモジュールの
インターフェイスをし、制御器Ｂ ４０はバスＡ
２２とＢ ２３を介して各Ｉ／Ｏモジュール２１をイ
ンターフェイスする。制御器Ａ，ＢはＵＣＮ１４と、制
御器の間のリンク１３と、バスＡ，Ｂを介して互いに通
信する。好適な実施例においてはバスＡとＢは直列Ｉ／
Ｏリンクである。１つの制御器（制御器ＡまたはＢ）は
主制御器として動作し、他の制御器が第２の制御器とし
て動作する（バックアップ以外の保留モジュールにおい
ては、制御器Ａの障害が起きたとすると、制御器Ｂが始
動時間すなわち初期化時間がほとんどかからずに制御機
能を行うことができる）。所定の時間基準で主制御器と
名づけられている制御器によりポイント処理が行われ、
Ｉ／Ｏモジュールと通信する。また、主制御器として動
作する制御器はプラント制御ネットワーク１１と通信し
て、状態および履歴を知らせ、プラント制御ネットワー
クからユニバーサルステーション１２２を介して、オペ
レータからの指令のような入力を受ける。更に、主制御
器に保持されているデータベースがリンク１３を介して
第２の制御器へ通信される。上記のように、１つの制御
器が第２の制御器として動作する。しかし、プロセス制
御器２０には第２の制御器は不要であることが当業者は
わかるであろう。本実施例においては、第２の制御器は
希望に応じて用いられる。
【００１２】Ｉ／Ｏモジュールのブロック図が示されて
いる図３を参照する。トランシーバ（防ジャバー（ａｎ
ｔｉ−ｊａｂｂｅｒ）回路）２０１がバスＡ ２２お
よびＢ２３とインターフェイスする。トランシーバ２０
１はマイクロ制御器２０２とインターフェイスする。こ
のマイクロ制御器は、本実施例においては、インテル（
Ｉｎｔｅｌ）８０Ｃ３１形である。マイクロ制御器はロ
ーカルバス２０３へ結合され、ＥＰＲＯＭ２０４とＲＡ
Ｍ２０５を含む。それらのＥＰＲＯＭとＲＡＭもローカ
ルバス２０３へ結合される。ＲＡＭ２０５はＩ／Ｏモジ
ュール２１のためのデータベースを形成する情報を含む
。 ＥＰＲＯＭ２０４はマイクロ制御器２０２により利用さ
れるプログラム情報を含む。ローカルバス２０３へは、
Ｉ／Ｏリンクアドレス情報入力および状態入力を受ける
入力バッファも接続される。さらにローカルバス２０３
へは出力バッファ（ＢＵＦＦＥＲ ＯＵＴ）２０８も
接続される。アプリケーション専用回路２０９もローカ
ルバス２０３へ接続され、そのローカルバスを介して入
力バッファ２０６と、出力バッファ２０８と、マイクロ
制御器２０３とにインターフェイスする。アプリケーシ
ョン専用回路２０９は、Ｉ／Ｏモジュールを接続すべき
現場装置に応じてＩ／Ｏモジュールへ変化する。現場装
置がデジタル入力を必要とする種類のものであるとする
と、アプリケーション専用回路２０９は、Ｉ／Ｏモジュ
ールの残りとインターフェイスする所定のフォーマット
にデジタル入力を置くための論理を含む。同様に、現場
装置がアナログ入力を必要とする種類のものとすると、
所定のフォーマットに一致するフォーマットへ（Ａ／Ｄ
変換器を介して）アナログ入力信号を変換する論理を含
む。このようにして、Ｉ／Ｏモジュールは専用Ｉ／Ｏモ
ジュール形と呼ばれる。マイクロ制御器２０２はアプリ
ケーション専用回路２０９のためにＩ／Ｏ処理（または
前処理）を行う。その処理は、アプリケーション専用回
路からの信号を制御器３０、４０の適合するフォーマッ
トへ翻訳すること、および制御器３０、４０からの信号
をＩ／Ｏモジュール２１と結合するフォーマットにする
ことでほぼ構成される前処理の種類（すなわち、Ａ／Ｉ
、Ａ／Ｏ．．．）に応じて変化する。実行される前処理
のいくつかは零ドリフトと、直線化（熱電対を直線化す
る）と、ハードウエアの修正と、補償（利得補償および
零補償）と、基準ジャンクション補償と、較正修正と、
変換と、警報（リミット）の点検と．．．所定の尺度（
すなわち、技術単位、正規化された単位、尺度の百分率
．．．）を有する所定のフォーマットで信号を発生する
ことを含む。本実施例においては、７種類のアプリケー
ション専用回路が設けられる。それらのアプリケーショ
ン専用回路は高レベルアナログ入力と、低レベルアナロ
グ入力と、アナログ出力と、デジタル入力と、デジタル
出力と、性能の高い送信器インターフェイスと、パルス
入力カウンタとを含む。
いる図３を参照する。トランシーバ（防ジャバー（ａｎ
ｔｉ−ｊａｂｂｅｒ）回路）２０１がバスＡ ２２お
よびＢ２３とインターフェイスする。トランシーバ２０
１はマイクロ制御器２０２とインターフェイスする。こ
のマイクロ制御器は、本実施例においては、インテル（
Ｉｎｔｅｌ）８０Ｃ３１形である。マイクロ制御器はロ
ーカルバス２０３へ結合され、ＥＰＲＯＭ２０４とＲＡ
Ｍ２０５を含む。それらのＥＰＲＯＭとＲＡＭもローカ
ルバス２０３へ結合される。ＲＡＭ２０５はＩ／Ｏモジ
ュール２１のためのデータベースを形成する情報を含む
。 ＥＰＲＯＭ２０４はマイクロ制御器２０２により利用さ
れるプログラム情報を含む。ローカルバス２０３へは、
Ｉ／Ｏリンクアドレス情報入力および状態入力を受ける
入力バッファも接続される。さらにローカルバス２０３
へは出力バッファ（ＢＵＦＦＥＲ ＯＵＴ）２０８も
接続される。アプリケーション専用回路２０９もローカ
ルバス２０３へ接続され、そのローカルバスを介して入
力バッファ２０６と、出力バッファ２０８と、マイクロ
制御器２０３とにインターフェイスする。アプリケーシ
ョン専用回路２０９は、Ｉ／Ｏモジュールを接続すべき
現場装置に応じてＩ／Ｏモジュールへ変化する。現場装
置がデジタル入力を必要とする種類のものであるとする
と、アプリケーション専用回路２０９は、Ｉ／Ｏモジュ
ールの残りとインターフェイスする所定のフォーマット
にデジタル入力を置くための論理を含む。同様に、現場
装置がアナログ入力を必要とする種類のものとすると、
所定のフォーマットに一致するフォーマットへ（Ａ／Ｄ
変換器を介して）アナログ入力信号を変換する論理を含
む。このようにして、Ｉ／Ｏモジュールは専用Ｉ／Ｏモ
ジュール形と呼ばれる。マイクロ制御器２０２はアプリ
ケーション専用回路２０９のためにＩ／Ｏ処理（または
前処理）を行う。その処理は、アプリケーション専用回
路からの信号を制御器３０、４０の適合するフォーマッ
トへ翻訳すること、および制御器３０、４０からの信号
をＩ／Ｏモジュール２１と結合するフォーマットにする
ことでほぼ構成される前処理の種類（すなわち、Ａ／Ｉ
、Ａ／Ｏ．．．）に応じて変化する。実行される前処理
のいくつかは零ドリフトと、直線化（熱電対を直線化す
る）と、ハードウエアの修正と、補償（利得補償および
零補償）と、基準ジャンクション補償と、較正修正と、
変換と、警報（リミット）の点検と．．．所定の尺度（
すなわち、技術単位、正規化された単位、尺度の百分率
．．．）を有する所定のフォーマットで信号を発生する
ことを含む。本実施例においては、７種類のアプリケー
ション専用回路が設けられる。それらのアプリケーショ
ン専用回路は高レベルアナログ入力と、低レベルアナロ
グ入力と、アナログ出力と、デジタル入力と、デジタル
出力と、性能の高い送信器インターフェイスと、パルス
入力カウンタとを含む。
【００１３】次に、本発明の装置の機能ブロック図が示
されている図４を参照する。上記のように、プロセス制
御器２０はＩ／Ｏリンク２２、２３へ接続されている制
御器Ａ３０とＢ４０を含む。リンク２２、２３へはＩ／
Ｏモジュール２１（ここでは入力／出力プロセッサＩＯ
Ｐとも呼ぶ）も接続される。本発明の好適な実施例の冗
長性を持たせるやり方においては、図４にＡＯ（Ａ）２
１−ＡおよびＡＯ（Ｂ）２１−Ｂとして示されているよ
うに、アナログ出力形Ｉ／Ｏモジュール２１は複数個設
けられる。（他のＩ／Ｏモジュール上記のようにＩ／Ｏ
リンク２２、２３へ接続されるが、簡単にするために、
および本発明の冗長性特徴に焦点をしぼるために、ここ
では示していない。）各ＩＯＰはプロセッサ２０２−Ａ
と２０２−Ｂを含む。ＩＯＰ ＡＯ（Ａ）とＩＯＰ
ＡＯ（Ｂ）は現場端末装置組立体（ＦＴＡ）２５１を
介して現場装置（Ｄ）２５０へ接続される。現場装置は
弁．．．である。ＩＯＰ、ＡＯ（Ａ）２１−ＡとＡＯ（
Ｂ）２１−Ｂは同じタスクを実行し、同じ情報（いずれ
のＩＯＰにも誤りがないと仮定する）をＦＴＡ２５１へ
出力する。しかし、ただ１つのＩＯＰから出力が次に説
明するように実際に現場装置２５０へ結合される。
されている図４を参照する。上記のように、プロセス制
御器２０はＩ／Ｏリンク２２、２３へ接続されている制
御器Ａ３０とＢ４０を含む。リンク２２、２３へはＩ／
Ｏモジュール２１（ここでは入力／出力プロセッサＩＯ
Ｐとも呼ぶ）も接続される。本発明の好適な実施例の冗
長性を持たせるやり方においては、図４にＡＯ（Ａ）２
１−ＡおよびＡＯ（Ｂ）２１−Ｂとして示されているよ
うに、アナログ出力形Ｉ／Ｏモジュール２１は複数個設
けられる。（他のＩ／Ｏモジュール上記のようにＩ／Ｏ
リンク２２、２３へ接続されるが、簡単にするために、
および本発明の冗長性特徴に焦点をしぼるために、ここ
では示していない。）各ＩＯＰはプロセッサ２０２−Ａ
と２０２−Ｂを含む。ＩＯＰ ＡＯ（Ａ）とＩＯＰ
ＡＯ（Ｂ）は現場端末装置組立体（ＦＴＡ）２５１を
介して現場装置（Ｄ）２５０へ接続される。現場装置は
弁．．．である。ＩＯＰ、ＡＯ（Ａ）２１−ＡとＡＯ（
Ｂ）２１−Ｂは同じタスクを実行し、同じ情報（いずれ
のＩＯＰにも誤りがないと仮定する）をＦＴＡ２５１へ
出力する。しかし、ただ１つのＩＯＰから出力が次に説
明するように実際に現場装置２５０へ結合される。
【００１４】本発明の好適な実施例においては、一つの
ＩＯＰが主ＩＯＰまたは第１のＩＯＰと呼ばれ、他のＩ
ＯＰはバックアップＩＯＰまたは冗長ＩＯＰと呼ばれる
。ここでは、ＩＯＰ（Ａ）２１−Ａは現場装置２５０と
インターフェイスする主ＩＯＰと呼ばれ、ＩＯＰ Ａ
Ｏ（Ｂ）２１−Ｂは冗長ＩＯＰと呼ばれる。両方のＩＯ
Ｐは電流源２１１−Ａと２１２−Ｂからの情報を出力す
る。出力情報は共通点２５２へ対応するダイオード２１
２−Ａと２１２−Ｂを介して共通点２５２へ結合される
。その共通点は顧客スクリューと時に呼ばれる端子であ
る。電流源２１１−ＡとＡＯ（Ａ）２１−Ａのダイオー
ド２１２−Ａの間の共通点は（リレー２５３の第１の接
点）へ接続され、電流源２１１−ＢとＡＯ（Ｂ）２１−
Ｂのダイオード２１２−Ｂの間の共通点はリレー２５３
の第２の接点へ接続される。リレー２５３のアームが接
地され、通常、すなわち、コイル２５３に電流が流れて
いない時に、ＡＯ（Ｂ）２１−Ｂの第２の電流源２１１
−Ｂの出力端子が接地されるように、リレー２５３のア
ームはリレー２５３の第２の接点へ接触させられる。 このようにしてＡＯ（Ａ）２１−Ａからの出力情報だけ
が現場装置２５０へ結合される。ＡＯ（Ａ）２１−Ａが
故障した場合に、ＡＯ（Ａ）２１−Ａからの出力が接地
され、冗長ＡＯ（Ｂ）２１−Ｂからの出力が顧客スクリ
ュー２５２へ直結され、したがって現場装置２５０へ結
合されるように、リレー２５３は切り換えられる。リレ
ー２５３のスイッチングはリレー２５３のコイルを励磁
することにより開始される。コイルの制御については後
で詳しく説明する。
ＩＯＰが主ＩＯＰまたは第１のＩＯＰと呼ばれ、他のＩ
ＯＰはバックアップＩＯＰまたは冗長ＩＯＰと呼ばれる
。ここでは、ＩＯＰ（Ａ）２１−Ａは現場装置２５０と
インターフェイスする主ＩＯＰと呼ばれ、ＩＯＰ Ａ
Ｏ（Ｂ）２１−Ｂは冗長ＩＯＰと呼ばれる。両方のＩＯ
Ｐは電流源２１１−Ａと２１２−Ｂからの情報を出力す
る。出力情報は共通点２５２へ対応するダイオード２１
２−Ａと２１２−Ｂを介して共通点２５２へ結合される
。その共通点は顧客スクリューと時に呼ばれる端子であ
る。電流源２１１−ＡとＡＯ（Ａ）２１−Ａのダイオー
ド２１２−Ａの間の共通点は（リレー２５３の第１の接
点）へ接続され、電流源２１１−ＢとＡＯ（Ｂ）２１−
Ｂのダイオード２１２−Ｂの間の共通点はリレー２５３
の第２の接点へ接続される。リレー２５３のアームが接
地され、通常、すなわち、コイル２５３に電流が流れて
いない時に、ＡＯ（Ｂ）２１−Ｂの第２の電流源２１１
−Ｂの出力端子が接地されるように、リレー２５３のア
ームはリレー２５３の第２の接点へ接触させられる。 このようにしてＡＯ（Ａ）２１−Ａからの出力情報だけ
が現場装置２５０へ結合される。ＡＯ（Ａ）２１−Ａが
故障した場合に、ＡＯ（Ａ）２１−Ａからの出力が接地
され、冗長ＡＯ（Ｂ）２１−Ｂからの出力が顧客スクリ
ュー２５２へ直結され、したがって現場装置２５０へ結
合されるように、リレー２５３は切り換えられる。リレ
ー２５３のスイッチングはリレー２５３のコイルを励磁
することにより開始される。コイルの制御については後
で詳しく説明する。
【００１５】特定の種類の各ＩＯＰは複数のインターフ
ェイス信号を取り扱うことができ、アナログ出力モジュ
ール（ＡＯ）は８つのアナログ装置を取り扱うことがで
きる。ここで、本発明の好適な実施例が示されている図
５を参照する。第１のＡＯモジュール、ＩＯＰ（Ａ）、
ＡＯ（Ａ）２１−Ａは第１の出力端子セット１〜８（１
１Ａ、２１Ａ．．．８１Ａとして示されている）と、対
応する第２の出力端子セット（１２Ａ、２２Ａ、．．．
８２Ａとして示されている）を有する。第２のＡＯモジ
ュールである冗長モジュールＩＯＰ（Ｂ）ＡＯ（Ｂ）２
１−Ｂも第１の出力端子セット（１１Ｂ、２１Ｂ．．．
８１Ｂとして示されている）と対応する第２の出力端子
セット（１２Ｂ、２２Ｂ．．．８２Ｂとして示されてい
る）を有する。したがって、ＩＯＰの出力端子はＸＹ−
Ｚとして示されているＸは出力端子番号１〜８に関連す
る。Ｙ＝１に対しては、第１の出力端子セットが示され
、それらの出力端子の全ては装置Ｄ１、Ｄ２、．．．Ｄ
８の顧客スクリューへ接続される。Ｙ＝２に対しては、
第２の出力端子セットが示される。各第２の出力端子セ
ットはリレー２５３の接点セットへ接続される。ＺはＩ
ＯＰ（Ａ）またはＩＯＰ（Ｂ）を示すＡまたはＡＢであ
る。第２の出力端子セットは、ＩＯＰ（Ａ）に対しては
リレーの第１の接点へ接続され、ＩＯＰ（Ｂ）に対して
は第２の出力端子セットはリレー２５７の対応する第２
の接点へ接続される。したがって、リレーコイルが励磁
されないと、ＩＯＰ（Ｂ）からの第２の出力端子セット
の全てが共通に短絡され、ＩＯＰ（Ａ）からの第２の出
力端子セットの全てが対応するリレーの第１の接点へ結
合される。その第１の接点は開かれてＩＯＰ（Ａ）から
の第１の出力端子セット（１１Ａ、２１Ａ．．．８１Ａ
）を流れる電流が対応する現場装置２５０へ供給される
ようにする。
ェイス信号を取り扱うことができ、アナログ出力モジュ
ール（ＡＯ）は８つのアナログ装置を取り扱うことがで
きる。ここで、本発明の好適な実施例が示されている図
５を参照する。第１のＡＯモジュール、ＩＯＰ（Ａ）、
ＡＯ（Ａ）２１−Ａは第１の出力端子セット１〜８（１
１Ａ、２１Ａ．．．８１Ａとして示されている）と、対
応する第２の出力端子セット（１２Ａ、２２Ａ、．．．
８２Ａとして示されている）を有する。第２のＡＯモジ
ュールである冗長モジュールＩＯＰ（Ｂ）ＡＯ（Ｂ）２
１−Ｂも第１の出力端子セット（１１Ｂ、２１Ｂ．．．
８１Ｂとして示されている）と対応する第２の出力端子
セット（１２Ｂ、２２Ｂ．．．８２Ｂとして示されてい
る）を有する。したがって、ＩＯＰの出力端子はＸＹ−
Ｚとして示されているＸは出力端子番号１〜８に関連す
る。Ｙ＝１に対しては、第１の出力端子セットが示され
、それらの出力端子の全ては装置Ｄ１、Ｄ２、．．．Ｄ
８の顧客スクリューへ接続される。Ｙ＝２に対しては、
第２の出力端子セットが示される。各第２の出力端子セ
ットはリレー２５３の接点セットへ接続される。ＺはＩ
ＯＰ（Ａ）またはＩＯＰ（Ｂ）を示すＡまたはＡＢであ
る。第２の出力端子セットは、ＩＯＰ（Ａ）に対しては
リレーの第１の接点へ接続され、ＩＯＰ（Ｂ）に対して
は第２の出力端子セットはリレー２５７の対応する第２
の接点へ接続される。したがって、リレーコイルが励磁
されないと、ＩＯＰ（Ｂ）からの第２の出力端子セット
の全てが共通に短絡され、ＩＯＰ（Ａ）からの第２の出
力端子セットの全てが対応するリレーの第１の接点へ結
合される。その第１の接点は開かれてＩＯＰ（Ａ）から
の第１の出力端子セット（１１Ａ、２１Ａ．．．８１Ａ
）を流れる電流が対応する現場装置２５０へ供給される
ようにする。
【００１６】市販のリレーは１つのコイルにより制御さ
れる４個の接点を有する。したがって、図５に示すよう
に、２つのリレー回路２５３−１と２５３−２を利用し
て８つのアナログ装置への８つの出力電流の結合を制御
する。
れる４個の接点を有する。したがって、図５に示すよう
に、２つのリレー回路２５３−１と２５３−２を利用し
て８つのアナログ装置への８つの出力電流の結合を制御
する。
【００１７】通常は、ＩＯＰ（Ａ）が現場装置２５０と
通信し、ＩＯＰ（Ｂ）がバックアップモードにある（す
なわち、それの出力端子がリレー２５３−１、２５３−
２により共通に短絡される）ようにリレーは切り換えら
れる。装置、および更に詳しくいえばリレースイッチ回
路２５３、を予防保守試験またはＩＯＰ（Ａ）の故障が
生ずるまで、この構成に１年間、１０年間およびおそら
くは２０年間というような長期間維持できる。やがてＩ
ＯＰ（Ｂ）が現場装置と接続されるときは、リレー回路
２５３のスイッチングの結果として８組のリレー接点の
第１接点が接地される。これはリレーコイル２５４−１
と２５４−２を励磁してリレーアームを切り換えること
により行われる。１組の接点の切り換えに失敗したとす
ると、被制御プロセスに対する影響は処理することがで
きる。しかし、４組の接点または８組の接点が切り換え
に失敗するようにコイルが故障したとすると、被制御プ
ロセスに対する影響は破局的なものとなることがある。 したがって、被制御プロセスの作動を損なうことなしに
（すなわち、リレーアームに接点を切り換えさせること
なしに）リレーコイルを試験することが望ましい。
通信し、ＩＯＰ（Ｂ）がバックアップモードにある（す
なわち、それの出力端子がリレー２５３−１、２５３−
２により共通に短絡される）ようにリレーは切り換えら
れる。装置、および更に詳しくいえばリレースイッチ回
路２５３、を予防保守試験またはＩＯＰ（Ａ）の故障が
生ずるまで、この構成に１年間、１０年間およびおそら
くは２０年間というような長期間維持できる。やがてＩ
ＯＰ（Ｂ）が現場装置と接続されるときは、リレー回路
２５３のスイッチングの結果として８組のリレー接点の
第１接点が接地される。これはリレーコイル２５４−１
と２５４−２を励磁してリレーアームを切り換えること
により行われる。１組の接点の切り換えに失敗したとす
ると、被制御プロセスに対する影響は処理することがで
きる。しかし、４組の接点または８組の接点が切り換え
に失敗するようにコイルが故障したとすると、被制御プ
ロセスに対する影響は破局的なものとなることがある。 したがって、被制御プロセスの作動を損なうことなしに
（すなわち、リレーアームに接点を切り換えさせること
なしに）リレーコイルを試験することが望ましい。
【００１８】次に、本発明の好適な実施例のリレースイ
ッチ回路を制御および試験するために用いられる回路の
ブロック図が示されている図６を参照する。診断試験に
合格するためには両方のリレーコイルが動作せねばなら
ない。リレーコイル２５４−１はドライバ３０１、３０
２へ接続され、リレーコイル２５４−２はドライバ４０
１、４０２へ接続される。第１のリレーコイル２５４−
１のためのドライバ３０１と、第２のリレーコイル２５
４−２のためのドライバ４０１はＩＯＰ（Ａ）の出力端
子へ接続され、第１のリレーコイル２５４−１のための
ドライバ３０２と、第２のリレーコイル２５４−２のた
めのドライバ４０２はＩＯＰ（Ｂ）の出力端子へ接続さ
れる。ＩＯＰ（Ａ）からの出力端子Ａ１は試験信号ＣＯ
ＮＴＡをそれぞれのドライバへ供給し、ＩＯＰ（Ｂ）か
らの出力端子Ｂ１は試験信号ＣＯＮＴＢをそれぞれのド
ライバへ供給する。試験パターンは後で説明する。リレ
ーコイル２５４−１は受信器回路３１１、３１２へ接続
され、リレーコイル２５４−２は受信器回路４１１、４
１２へ接続される。第１のリレーコイルからの受信器回
路３１１の出力端子と、第２のリレーコイルからの受信
器回路４１１の出力端子とは第２の投票回路（ｖ）２６
１−２へ結合される。第１の投票回路の出力端子はＩＯ
Ｐ（Ｂ）の入力端子Ｂ２へ結合され、第２の投票回路の
出力端子はＩＯＰ（Ａ）の端子Ａ２へ結合される。
ッチ回路を制御および試験するために用いられる回路の
ブロック図が示されている図６を参照する。診断試験に
合格するためには両方のリレーコイルが動作せねばなら
ない。リレーコイル２５４−１はドライバ３０１、３０
２へ接続され、リレーコイル２５４−２はドライバ４０
１、４０２へ接続される。第１のリレーコイル２５４−
１のためのドライバ３０１と、第２のリレーコイル２５
４−２のためのドライバ４０１はＩＯＰ（Ａ）の出力端
子へ接続され、第１のリレーコイル２５４−１のための
ドライバ３０２と、第２のリレーコイル２５４−２のた
めのドライバ４０２はＩＯＰ（Ｂ）の出力端子へ接続さ
れる。ＩＯＰ（Ａ）からの出力端子Ａ１は試験信号ＣＯ
ＮＴＡをそれぞれのドライバへ供給し、ＩＯＰ（Ｂ）か
らの出力端子Ｂ１は試験信号ＣＯＮＴＢをそれぞれのド
ライバへ供給する。試験パターンは後で説明する。リレ
ーコイル２５４−１は受信器回路３１１、３１２へ接続
され、リレーコイル２５４−２は受信器回路４１１、４
１２へ接続される。第１のリレーコイルからの受信器回
路３１１の出力端子と、第２のリレーコイルからの受信
器回路４１１の出力端子とは第２の投票回路（ｖ）２６
１−２へ結合される。第１の投票回路の出力端子はＩＯ
Ｐ（Ｂ）の入力端子Ｂ２へ結合され、第２の投票回路の
出力端子はＩＯＰ（Ａ）の端子Ａ２へ結合される。
【００１９】リレーコイルの試験を開始する時は、制御
器Ａ ３０（または制御器Ｂ ４０が主制御器とし
て動作するならば制御器Ｂ ４０）が試験を開始させ
るためにＩＯＰ（Ａ）とＩＯＰ（Ｂ）への指令を開始す
る。ＩＯＰ（Ａ）とＩＯＰ（Ｂ）は試験パターンを出力
端子Ａ１とＢ１から供給し、それぞれのＩＯＰの入力端
子Ａ２とＢ２において結果が観察される。制御器３０に
よる試験開始の結果として、ＩＯＰ（Ａ）とＩＯＰ（Ｂ
）がほぼ同期させられ、許容誤差を考慮に入れるように
試験パターンは十分に長くされる。
器Ａ ３０（または制御器Ｂ ４０が主制御器とし
て動作するならば制御器Ｂ ４０）が試験を開始させ
るためにＩＯＰ（Ａ）とＩＯＰ（Ｂ）への指令を開始す
る。ＩＯＰ（Ａ）とＩＯＰ（Ｂ）は試験パターンを出力
端子Ａ１とＢ１から供給し、それぞれのＩＯＰの入力端
子Ａ２とＢ２において結果が観察される。制御器３０に
よる試験開始の結果として、ＩＯＰ（Ａ）とＩＯＰ（Ｂ
）がほぼ同期させられ、許容誤差を考慮に入れるように
試験パターンは十分に長くされる。
【００２０】次に、リレースイッチ回路、更に詳しくい
えばリレースイッチ回路のリレーコイル（その理由は、
対象とする故障モードがコイルの故障だからである）を
試験するために用いられる試験パターンのタイミング図
が示されている図７を参照する。最初は試験信号ＣＯＮ
ＴＡとＣＯＮＴＢは低い。時刻１において試験信号ＣＯ
ＮＴＢは高くされる。その結果、試験信号はドライバ３
０２、４０２と、リレーコイル２５４−１、２５４−２
と、受信器３１１、４１１とを通って第１の投票回路２
６１−１の入力端子へ供給される。その結果、ＩＯＰ（
Ａ）の入力端子Ａ２へ供給される入力が高くされる。 ＣＯＮＴＡからは信号は出力されていないから第２の投
票回路への入力が低いために、第２の投票回路２６１−
２の出力は低いままである。時刻２においては、ＩＯＰ
（Ａ）は高い出力信号を出力する。その出力信号はドラ
イバ３０１と４０１へ結合される。それからその出力信
号はそれぞれのリレーコイルと受信器３１２、４１２を
介して第２の投票回路２６１−２のそれぞれの入力端子
へ結合される。第２の投票回路への両方の入力は１すな
わち高いから、ＩＯＰ（Ｂ）の第２の入力端子Ｂ２への
入力は高くなる。（リレーコイルの１つが開かれていた
とすると、試験パターンは上記の動作に従わないことが
当業者にはわかるであろう。その結果、予測された結果
が達成されなかったことをＩＯＰは検出し、したがって
故障を指示する。）時刻３においては、出力信号ＣＯＮ
ＴＡは低くなって第２の投票回路２６１−２の出力が低
くなるから、ＩＯＰ（Ｂ）の入力端子Ｂ２へ結合されて
いる信号も低くなる。最後に、時刻４において、ＣＯＮ
ＴＢからの出力信号が低くなる。時刻０、１０、２０、
３０、４０における入力端子Ａ２とＢ２におけるレベル
を検出することにより、可能な回路障害を検出できる。 このようにして、両方のリレーコイルが試験され、接点
を切り換えるためにはＣＯＮＴＡは高くなければならず
、ＣＯＮＴＢは低くなければならないので出力ＣＯＮＴ
Ｂは高いから接点は決して切り換えられない。接点は決
して切り換えられないから、正常な動作（すなわち、顧
客ねじを回すＩＯＰからの出力）はそれの正常なやり方
で続けられ、決して中断させられない。上記の基本概念
を包含する種々の試験波形／試験パターンを利用できる
ことを当業者はわかるであろう。
えばリレースイッチ回路のリレーコイル（その理由は、
対象とする故障モードがコイルの故障だからである）を
試験するために用いられる試験パターンのタイミング図
が示されている図７を参照する。最初は試験信号ＣＯＮ
ＴＡとＣＯＮＴＢは低い。時刻１において試験信号ＣＯ
ＮＴＢは高くされる。その結果、試験信号はドライバ３
０２、４０２と、リレーコイル２５４−１、２５４−２
と、受信器３１１、４１１とを通って第１の投票回路２
６１−１の入力端子へ供給される。その結果、ＩＯＰ（
Ａ）の入力端子Ａ２へ供給される入力が高くされる。 ＣＯＮＴＡからは信号は出力されていないから第２の投
票回路への入力が低いために、第２の投票回路２６１−
２の出力は低いままである。時刻２においては、ＩＯＰ
（Ａ）は高い出力信号を出力する。その出力信号はドラ
イバ３０１と４０１へ結合される。それからその出力信
号はそれぞれのリレーコイルと受信器３１２、４１２を
介して第２の投票回路２６１−２のそれぞれの入力端子
へ結合される。第２の投票回路への両方の入力は１すな
わち高いから、ＩＯＰ（Ｂ）の第２の入力端子Ｂ２への
入力は高くなる。（リレーコイルの１つが開かれていた
とすると、試験パターンは上記の動作に従わないことが
当業者にはわかるであろう。その結果、予測された結果
が達成されなかったことをＩＯＰは検出し、したがって
故障を指示する。）時刻３においては、出力信号ＣＯＮ
ＴＡは低くなって第２の投票回路２６１−２の出力が低
くなるから、ＩＯＰ（Ｂ）の入力端子Ｂ２へ結合されて
いる信号も低くなる。最後に、時刻４において、ＣＯＮ
ＴＢからの出力信号が低くなる。時刻０、１０、２０、
３０、４０における入力端子Ａ２とＢ２におけるレベル
を検出することにより、可能な回路障害を検出できる。 このようにして、両方のリレーコイルが試験され、接点
を切り換えるためにはＣＯＮＴＡは高くなければならず
、ＣＯＮＴＢは低くなければならないので出力ＣＯＮＴ
Ｂは高いから接点は決して切り換えられない。接点は決
して切り換えられないから、正常な動作（すなわち、顧
客ねじを回すＩＯＰからの出力）はそれの正常なやり方
で続けられ、決して中断させられない。上記の基本概念
を包含する種々の試験波形／試験パターンを利用できる
ことを当業者はわかるであろう。
【００２１】次に、リレーコイル２５４の試験において
図７に示すようにして用いられる投票回路２６１の回路
図が示されている図８を参照する。比較器２７０が用い
られ、当業者に周知である抵抗の正しい選択に関連して
、投票回路２６１は図９に示すように状態図を生ずる。 投票回路は、両方の入力が切り換えられるまで出力が同
じままであるように、回路中に固有のある程度の記憶す
なわち履歴が存在するようなものである。以上、本発明
を好適な実施例について説明したが、本発明の要旨およ
び範囲を逸脱することなしにその実施例を種々変更でき
ることがわかるであろう。したがって、添付の請求の範
囲において本発明の真の範囲に入るそのような変更のす
べてを包含することを意図するものである。
図７に示すようにして用いられる投票回路２６１の回路
図が示されている図８を参照する。比較器２７０が用い
られ、当業者に周知である抵抗の正しい選択に関連して
、投票回路２６１は図９に示すように状態図を生ずる。 投票回路は、両方の入力が切り換えられるまで出力が同
じままであるように、回路中に固有のある程度の記憶す
なわち履歴が存在するようなものである。以上、本発明
を好適な実施例について説明したが、本発明の要旨およ
び範囲を逸脱することなしにその実施例を種々変更でき
ることがわかるであろう。したがって、添付の請求の範
囲において本発明の真の範囲に入るそのような変更のす
べてを包含することを意図するものである。
【図１】本発明を利用できるプロセス制御装置のブロッ
ク図である。
ク図である。
【図２】本発明を利用できる、Ｉ／Ｏモジュールを含む
、プロセス制御のブロック図を示す。
、プロセス制御のブロック図を示す。
【図３】本発明の装置を含むＩ／Ｏモジュールのブロッ
ク図を示す。
ク図を示す。
【図４】本発明の装置の実施例の機能ブロック図を示す
。
。
【図５】本発明の装置の好適な実施例の機能ブロック図
を示す。
を示す。
【図６】本発明の好適な実施例のリレースイッチ回路を
制御および試験するために利用される回路のブロック図
を示す。
制御および試験するために利用される回路のブロック図
を示す。
【図７】リレースイッチ回路を試験するために利用され
る試験パターンのタイミング図を示す。
る試験パターンのタイミング図を示す。
【図８】リレースイッチ回路の試験に利用される投票回
路の回路図を示す。
路の回路図を示す。
【図９】図８の投票回路の状態図を示す。
１０ プロセス制御装置
１４ ユニバーサル制御ネットワーク２０ プロセ
ス制御器 ２１ 入力／出力モジュール ３０ 制御器Ａ ４０ 制御器Ｂ １２０ ローカル制御ネットワーク １２２ ユニバーサルオペレータ部 １２４ 応用モジュール １２６ 履歴モジュール １２８ コンピュータモジュール ２０２ マイクロ制御器 ２０４ ＥＰＲＯＭ ２０５ ＲＡＭ ２０６、２０８ バッファ ２０９ アプリケーション専用回路
ス制御器 ２１ 入力／出力モジュール ３０ 制御器Ａ ４０ 制御器Ｂ １２０ ローカル制御ネットワーク １２２ ユニバーサルオペレータ部 １２４ 応用モジュール １２６ 履歴モジュール １２８ コンピュータモジュール ２０２ マイクロ制御器 ２０４ ＥＰＲＯＭ ２０５ ＲＡＭ ２０６、２０８ バッファ ２０９ アプリケーション専用回路
Claims (2)
- 【請求項１】 情報を出力するための第１の出力端子
セットを有する少なくとも１つの出力装置を有する装置
であって、各前記第１の出力端子セットは対応する現場
装置へ作動的に接続され、各出力装置は対応する冗長出
力装置を有し、冗長出力装置は情報を出力するための対
応する第１の出力端子セットを有し、冗長出力装置の対
応する出力端子の各前記第１のセットは対応する出力装
置と対応する現場装置へ作動的に接続され、これらの出
力装置と冗長出力装置とは第１の出力端子セットに対応
する第２の出力端子セットをおのおの有し、第２の出力
端子セットは第１の出力端子セットから出力される情報
を制御する装置へ接続される装置の出力装置と冗長出力
装置との切り換え動作を検査する装置において，ａ）第
１の接点セットおよび第２の接点セットを有し、その第
１の接点セットが前記出力装置の各第２の出力端子セッ
トに接続され、第２の接点セットが前記冗長出力装置の
第２の出力端子セットに接続される複数のスイッチング
手段と、 ｂ）前記出力装置と冗長出力装置へ作動的に接続され、
出力装置の第１の出力端子セットの情報、または冗長出
力装置の第１の出力端子セットの情報のいずれかが現場
装置へ結合されることを阻止されるように、出力装置と
冗長出力装置からの制御信号に応答して前記複数のスイ
ッチング手段を起動する起動手段と、を備える切り換え
動作を検査する装置。 - 【請求項２】 情報を出力するための第１の出力端子
セットを有する少なくとも１つの出力装置を有する装置
であって、各前記第１の出力端子セットは対応する現場
装置へ作動的に接続され、各出力装置は対応する冗長出
力装置を有し、冗長出力装置は情報を出力するための対
応する第１の出力端子セットを有し、冗長出力装置の対
応する出力端子の各前記第１のセットは対応する出力装
置と対応する現場装置へ作動的に接続され、これらの出
力装置と冗長出力装置とは第１の出力端子セットに対応
する第２の出力端子セットをおのおの有し、第２の出力
端子セットは第１の出力端子セットから出力された情報
を制御する装置へ接続され、この制御装置は第１の接点
と第２の接点をおのおの有する複数のスイッチング素子
と、このスイッチング素子を起動する起動素子とを有し
ている装置の起動素子の動作を検査する方法において、
ａ）前記起動素子がスイッチング素子を切り換えさせる
ことを阻止して前記冗長出力装置から第１の制御信号を
送る過程と、 ｂ）第１の制御信号による刺激にもかかわらず、制御信
号で起動素子に刺激を与えるために前記出力装置から第
２の制御信号を送る過程と、 ｃ）起動素子から冗長出力装置へ戻された少なくとも１
つの結果信号を観察して予測結果と比較することにより
起動素子の作動可能性を確認する過程と、を備える起動
素子の動作を検査する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/588,387 US5210756A (en) | 1990-09-26 | 1990-09-26 | Fault detection in relay drive circuits |
| US588,387 | 1990-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04306702A true JPH04306702A (ja) | 1992-10-29 |
| JP2683970B2 JP2683970B2 (ja) | 1997-12-03 |
Family
ID=24353636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3273613A Expired - Fee Related JP2683970B2 (ja) | 1990-09-26 | 1991-09-26 | リレー装置の動作能力を確認する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5210756A (ja) |
| EP (1) | EP0478289B1 (ja) |
| JP (1) | JP2683970B2 (ja) |
| CA (1) | CA2052257C (ja) |
| DE (1) | DE69119523T2 (ja) |
| HK (1) | HK1008102A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011109842A (ja) * | 2009-11-19 | 2011-06-02 | General Electric Co <Ge> | 超高信頼性パワーエレクトロニクスシステム用の回路及びトポロジー |
| JP2016081534A (ja) * | 2014-10-14 | 2016-05-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | 自動化された運転のためのフェールセーフｅ／ｅアーキテクチャ |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5579488A (en) * | 1991-09-09 | 1996-11-26 | Canon Kabushiki Kaisha | Programmable control device |
| JP2979771B2 (ja) * | 1991-09-12 | 1999-11-15 | 株式会社日立製作所 | 情報処理装置及びそのバス制御方法 |
| US5404465A (en) * | 1992-03-18 | 1995-04-04 | Aeg Transportation Systems, Inc. | Method and apparatus for monitoring and switching over to a back-up bus in a redundant trainline monitor system |
| US5426774A (en) * | 1993-04-06 | 1995-06-20 | Honeywell Inc. | Method for maintaining a sequence of events function during failover in a redundant multiple layer system |
| US5568349A (en) * | 1995-04-04 | 1996-10-22 | Motorola, Inc. | Apparatus and method for controlling a relay device |
| WO1997018502A1 (en) * | 1995-11-14 | 1997-05-22 | Westinghouse Electric Corporation | Apparatus and method for prioritization of multiple commands in an instrumentation and control system |
| US5745539A (en) * | 1995-11-14 | 1998-04-28 | Westinghouse Electric Corporation | Apparatus and method for prioritization of multiple commands in an instrumentation and control system |
| US6097303A (en) * | 1997-04-30 | 2000-08-01 | Westinghouse Process Control, Inc. | Modular input/output system with redundancy and testing |
| US6070251A (en) * | 1997-06-26 | 2000-05-30 | Sun Microsystems, Inc. | Method and apparatus for high availability and caching data storage devices |
| EP0985988A1 (en) * | 1998-09-11 | 2000-03-15 | Sck.Cen | An adaptive fuzzy controller and simulation method |
| US7627774B2 (en) * | 2005-02-25 | 2009-12-01 | Hewlett-Packard Development Company, L.P. | Redundant manager modules to perform management tasks with respect to an interconnect structure and power supplies |
| JP4600158B2 (ja) * | 2005-06-01 | 2010-12-15 | トヨタ自動車株式会社 | 車両の電子制御装置 |
| DE602007008354D1 (de) * | 2007-02-12 | 2010-09-23 | Thales Security Solutions & Se | Relais-Einschaltkreis |
| US8065642B1 (en) * | 2008-12-18 | 2011-11-22 | Xilinx, Inc. | Isolation verification for implementing modular redundancy within programmable integrated circuits |
| EP2326007B1 (en) * | 2009-11-19 | 2013-01-09 | General Electric Company | Circuit and topology for very high reliability power electronics system |
| RU2533317C2 (ru) * | 2009-11-23 | 2014-11-20 | Дженерал Электрик Компани | Схема и топология высоконадежной системы силовой электроники |
| CN102075068B (zh) * | 2009-11-24 | 2015-01-28 | 通用电气公司 | 用于极高可靠性电力电子装置系统的电路和拓扑 |
| US10503617B2 (en) | 2017-02-16 | 2019-12-10 | Honeywell International Inc. | Method for synchronizing redundant controllers without hardware support |
| AU2017413249B2 (en) * | 2017-05-08 | 2020-09-17 | Mitsubishi Electric Corporation | Relay control device |
| KR102301218B1 (ko) * | 2018-01-30 | 2021-09-10 | 주식회사 엘지에너지솔루션 | 릴레이 구동 회로 진단 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114198A (ja) * | 1981-12-26 | 1983-07-07 | 横河電機株式会社 | 冗長化電流出力方式 |
| JPS6172302A (ja) * | 1984-09-14 | 1986-04-14 | Toshiba Corp | 待機２重系プログラマブルコントロ−ラの切換方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3665173A (en) * | 1968-09-03 | 1972-05-23 | Ibm | Triple modular redundancy/sparing |
| GB1253309A (en) * | 1969-11-21 | 1971-11-10 | Marconi Co Ltd | Improvements in or relating to data processing arrangements |
| DE2701925C3 (de) * | 1977-01-19 | 1981-10-15 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Fahrzeugsteuerung mit zwei Bordrechnern |
| US4358823A (en) * | 1977-03-25 | 1982-11-09 | Trw, Inc. | Double redundant processor |
| EP0033785A1 (fr) * | 1980-02-08 | 1981-08-19 | ATELIERS DE CONSTRUCTIONS ELECTRIQUES DE CHARLEROI (ACEC) Société Anonyme | Installation de commande de sécurité de processus industriel |
| US4500951A (en) * | 1981-01-07 | 1985-02-19 | Hitachi, Ltd. | Plant control system |
| US4442502A (en) * | 1981-03-30 | 1984-04-10 | Datapoint Corporation | Digital information switching system |
| GB8312822D0 (en) * | 1983-05-10 | 1983-06-15 | Dowty & Smiths Ind Controls Lt | Engine control systems |
| US4562575A (en) * | 1983-07-07 | 1985-12-31 | Motorola, Inc. | Method and apparatus for the selection of redundant system modules |
| US4672530A (en) * | 1984-12-17 | 1987-06-09 | Combustion Engineering, Inc. | Distributed control with universal program |
| US4868826A (en) * | 1987-08-31 | 1989-09-19 | Triplex | Fault-tolerant output circuits |
| JPH0731537B2 (ja) * | 1987-09-11 | 1995-04-10 | 株式会社日立製作所 | 多重化制御装置 |
| US4965714A (en) * | 1988-10-28 | 1990-10-23 | Honeywell Inc. | Apparatus for providing configurable safe-state outputs in a failure mode |
| JP3271025B2 (ja) * | 1993-02-18 | 2002-04-02 | 大日本印刷株式会社 | 高分子分散型液晶表示装置及びその製造方法 |
-
1990
- 1990-09-26 US US07/588,387 patent/US5210756A/en not_active Expired - Lifetime
-
1991
- 1991-09-25 EP EP91308713A patent/EP0478289B1/en not_active Expired - Lifetime
- 1991-09-25 CA CA002052257A patent/CA2052257C/en not_active Expired - Fee Related
- 1991-09-25 DE DE69119523T patent/DE69119523T2/de not_active Expired - Fee Related
- 1991-09-26 JP JP3273613A patent/JP2683970B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-27 HK HK98107299A patent/HK1008102A1/xx not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114198A (ja) * | 1981-12-26 | 1983-07-07 | 横河電機株式会社 | 冗長化電流出力方式 |
| JPS6172302A (ja) * | 1984-09-14 | 1986-04-14 | Toshiba Corp | 待機２重系プログラマブルコントロ−ラの切換方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011109842A (ja) * | 2009-11-19 | 2011-06-02 | General Electric Co <Ge> | 超高信頼性パワーエレクトロニクスシステム用の回路及びトポロジー |
| JP2016081534A (ja) * | 2014-10-14 | 2016-05-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | 自動化された運転のためのフェールセーフｅ／ｅアーキテクチャ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5210756A (en) | 1993-05-11 |
| EP0478289B1 (en) | 1996-05-15 |
| HK1008102A1 (en) | 1999-04-30 |
| DE69119523D1 (de) | 1996-06-20 |
| EP0478289A2 (en) | 1992-04-01 |
| DE69119523T2 (de) | 1996-11-28 |
| JP2683970B2 (ja) | 1997-12-03 |
| CA2052257C (en) | 1998-07-07 |
| EP0478289A3 (en) | 1993-06-23 |
| CA2052257A1 (en) | 1992-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04306702A (ja) | リレー装置の動作能力を確認する方法 | |
| JP2532317B2 (ja) | プロセス制御システムにおける汎用入出力冗長方式のバックアップ方法 | |
| EP0478291B1 (en) | Method for enacting failover of a 1:1 redundant pair of slave processors | |
| US7120820B2 (en) | Redundant control system and control computer and peripheral unit for a control system of this type | |
| US7792594B2 (en) | Redundant automation system comprising a master and a standby automation device | |
| JPH0312772A (ja) | 自動的な故障の識別およびバイパス機能を備えたリアル・タイム制御式コンピュータ・ネットワーク・システム | |
| JPH055121B2 (ja) | ||
| JPH052571A (ja) | プロセス制御システムにおいて一次データベースと二次データベースの両端相互検証を実行する方法 | |
| EP0478287B1 (en) | A method for guaranteeing data stored in a primary and secondary data base in a process control system | |
| JPS61177563A (ja) | 多重チヤンネル冗長処理システム | |
| US8831912B2 (en) | Checking of functions of a control system having components | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JPH08166815A (ja) | プラント監視制御システム | |
| JPH07200044A (ja) | プラント制御装置 | |
| JP3015537B2 (ja) | 電子計算機の二重化方式 | |
| JPS6091415A (ja) | デイジタル制御装置 | |
| JPH06282454A (ja) | 自動故障診断方式 | |
| JPH06327055A (ja) | 制御方式 | |
| JPS6113627B2 (ja) | ||
| JPS63136102A (ja) | シ−ケンスコントロ−ラ制御装置 | |
| JPS59123056A (ja) | 冗長機能自動切替システム | |
| JPS5857843A (ja) | デ−タ回線交換装置のチエツク方式 | |
| JPH01286049A (ja) | 情報処理システム | |
| JPS59112349A (ja) | 二重化演算システム | |
| JPS60207907A (ja) | 制御装置のバツクアツプ・システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |