JPH055122B2 - - Google Patents
Info
- Publication number
- JPH055122B2 JPH055122B2 JP58220324A JP22032483A JPH055122B2 JP H055122 B2 JPH055122 B2 JP H055122B2 JP 58220324 A JP58220324 A JP 58220324A JP 22032483 A JP22032483 A JP 22032483A JP H055122 B2 JPH055122 B2 JP H055122B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- backup
- controller
- self
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 238000004886 process control Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
この発明はプロセス制御に使用されるハイブリ
ツド制御装置、例えばデジタル部とアナログ部を
含む単一ループ調節計が複数個並設される調節装
置において、相互バツクアツプを可能にしたハイ
ブリツド制御装置に関する。
ツド制御装置、例えばデジタル部とアナログ部を
含む単一ループ調節計が複数個並設される調節装
置において、相互バツクアツプを可能にしたハイ
ブリツド制御装置に関する。
(ロ) 従来技術
例えば、多数のループを有するプロセスを制御
する場合、近年においては危険分散の立場から各
ループ毎に調節計を設け、必要に応じて上位の計
算機がこれらの調節計をまとめる階層構造をとる
のが普通である。しかもマイクロプロセツサ等の
低価格化により、最下層の単一ループ調節計でも
デジタル化された部分を含み、多くの演算処理機
能を有するに至つている。この種の調節装置にお
いて、いずれかのループの調節計に異常が生じた
場合に、従来は単にそのループを手動に切替える
か、第３図に示すように、各ループ毎に、主調節
計１ａ，１ａ，…の他にバツクアツプ用の調節計
１ｂ，１ｂ，…を用意しておき、上位計算機２の
判断等により切替える等の方法をとつている。し
かし前者の場合は、手動に切替えることにより、
そのループで行つていた制御演算とともに、補助
的な演算や信号処理もなされなくなるので、プロ
セスを危険に陥れるおそれがある。また後者の場
合は、主調節計の他に全く同型の調節計を各ルー
プにバツクアツプ用に設けるので、コスト高とな
るとともに、設置スペースも必要とする欠点があ
る。
する場合、近年においては危険分散の立場から各
ループ毎に調節計を設け、必要に応じて上位の計
算機がこれらの調節計をまとめる階層構造をとる
のが普通である。しかもマイクロプロセツサ等の
低価格化により、最下層の単一ループ調節計でも
デジタル化された部分を含み、多くの演算処理機
能を有するに至つている。この種の調節装置にお
いて、いずれかのループの調節計に異常が生じた
場合に、従来は単にそのループを手動に切替える
か、第３図に示すように、各ループ毎に、主調節
計１ａ，１ａ，…の他にバツクアツプ用の調節計
１ｂ，１ｂ，…を用意しておき、上位計算機２の
判断等により切替える等の方法をとつている。し
かし前者の場合は、手動に切替えることにより、
そのループで行つていた制御演算とともに、補助
的な演算や信号処理もなされなくなるので、プロ
セスを危険に陥れるおそれがある。また後者の場
合は、主調節計の他に全く同型の調節計を各ルー
プにバツクアツプ用に設けるので、コスト高とな
るとともに、設置スペースも必要とする欠点があ
る。
ところで、一般に単一ループ調節計には、アナ
ログ式のものと、デジタル式がある。アナログ式
は故障しにくいという点で信頼性が高く、瞬間的
な雑音などに対する自己回復性もよいが、PID演
算以外の補助演算に関しては柔軟性がなく、外部
に演算用の補器を設ける必要があり、各ループ毎
にある程度の信号処理を必要とする。一方、デジ
タル式では、PID演算の他に多くの補助演算も可
能であり、特別に演算補器等を設ける必要がな
い。しかしダウンすると、すべてのソフトウエア
演算が停止するため、余り複雑な処理を任せるこ
とができず、結局、その処理能力を十分に生かせ
ないという問題がある。この問題を解消するた
め、バツクアツプ用の調節計を設ければよいが、
上記したようにコスト高、スペースをくうという
問題がある。
ログ式のものと、デジタル式がある。アナログ式
は故障しにくいという点で信頼性が高く、瞬間的
な雑音などに対する自己回復性もよいが、PID演
算以外の補助演算に関しては柔軟性がなく、外部
に演算用の補器を設ける必要があり、各ループ毎
にある程度の信号処理を必要とする。一方、デジ
タル式では、PID演算の他に多くの補助演算も可
能であり、特別に演算補器等を設ける必要がな
い。しかしダウンすると、すべてのソフトウエア
演算が停止するため、余り複雑な処理を任せるこ
とができず、結局、その処理能力を十分に生かせ
ないという問題がある。この問題を解消するた
め、バツクアツプ用の調節計を設ければよいが、
上記したようにコスト高、スペースをくうという
問題がある。
(ハ) 目的
この発明の目的は、上記に鑑み、特別に演算補
器等を設ける必要がなく、その上、複雑な演算処
理も任し得る、それでいてコスト高、スペースを
とることなくバツクアツプの可能な調節計等を得
ることのできるハイブリツド制御装置を提供する
ことである。
器等を設ける必要がなく、その上、複雑な演算処
理も任し得る、それでいてコスト高、スペースを
とることなくバツクアツプの可能な調節計等を得
ることのできるハイブリツド制御装置を提供する
ことである。
(ニ) 構成
上記目的を達成するために、この発明のハイブ
リツド制御装置は、デジタル部とアナログ部を含
む同型のハイブリツド処理装置（単一ループ調節
計）が複数個並設されてなり、前記各ハイブリツ
ド処理装置のデジタル部には自己の入力を受けて
自己の演算を実行する自己演算処理手段（自己の
演算処理プログラム）と、バツクアツプすべき他
の処理装置の入力を受けてその処理装置の演算を
実行し、演算値をその処理装置に出力するバツク
アツプ演算処理手段（バツクアツプ用の演算処理
プログラム）を含み、これら両演算処理手段を時
分割動作させるとともに、さらに自己処理装置の
異常を検出する異常検出手段と、この異常検出手
段の出力に応答して、前記自己演算処理手段の出
力とバツクアツプを受ける処理装置のバツクアツ
プ演算処理手段の出力とを選択的に切替える切替
手段とを備え、平常（異常がないとき）は前記自
己演算処理手段の出力を、異常が生じた場合には
バツクアツプを受ける処理装置のバツクアツプ演
算処理手段出力を、それぞれ前記自己の前記アナ
ログ部に渡し、必要に応じデジタル出力するよう
にしている。
リツド制御装置は、デジタル部とアナログ部を含
む同型のハイブリツド処理装置（単一ループ調節
計）が複数個並設されてなり、前記各ハイブリツ
ド処理装置のデジタル部には自己の入力を受けて
自己の演算を実行する自己演算処理手段（自己の
演算処理プログラム）と、バツクアツプすべき他
の処理装置の入力を受けてその処理装置の演算を
実行し、演算値をその処理装置に出力するバツク
アツプ演算処理手段（バツクアツプ用の演算処理
プログラム）を含み、これら両演算処理手段を時
分割動作させるとともに、さらに自己処理装置の
異常を検出する異常検出手段と、この異常検出手
段の出力に応答して、前記自己演算処理手段の出
力とバツクアツプを受ける処理装置のバツクアツ
プ演算処理手段の出力とを選択的に切替える切替
手段とを備え、平常（異常がないとき）は前記自
己演算処理手段の出力を、異常が生じた場合には
バツクアツプを受ける処理装置のバツクアツプ演
算処理手段出力を、それぞれ前記自己の前記アナ
ログ部に渡し、必要に応じデジタル出力するよう
にしている。
(ホ) 実施例
以下、実施例により、この発明をさらに詳細に
説明する。
説明する。
第１図は、この発明の１実施例を示すプロセス
制御装置のブロツク図であつて、単一ループ調節
計Cnと、隣接する同型の単一ループ調節計Co-1
とCo+1の一部が示されている。この実施例では、
単一ループ調節計が複数個並設されているが、い
ずれも単一ループ調節計Cnと同型なので、図で
は便宜上、３個の単一ループ調節計Co-1、Cn、
Co+1のみを示している。
制御装置のブロツク図であつて、単一ループ調節
計Cnと、隣接する同型の単一ループ調節計Co-1
とCo+1の一部が示されている。この実施例では、
単一ループ調節計が複数個並設されているが、い
ずれも単一ループ調節計Cnと同型なので、図で
は便宜上、３個の単一ループ調節計Co-1、Cn、
Co+1のみを示している。
調節計Cnは、ソフト的に信号処理・補助演算
を行うデジタル部１１と、最下層の制御演算を行
うアナログ部１２を含んでいる。このアナログ部
１２で行われる最下層の制御演算としては、普通
PID演算が一般的である。
を行うデジタル部１１と、最下層の制御演算を行
うアナログ部１２を含んでいる。このアナログ部
１２で行われる最下層の制御演算としては、普通
PID演算が一般的である。
デジタル部１１には、コントロールプログラム
部１３と、自己の通常の信号処理・補助演算を行
う自己演算処理プログラム部１４と、他の調節計
Co+1をバツクアツプし、他の調節計Co+1の信号処
理・補助演算を行うバツクアツプ演算処理プログ
ラム部１５を備えている。
部１３と、自己の通常の信号処理・補助演算を行
う自己演算処理プログラム部１４と、他の調節計
Co+1をバツクアツプし、他の調節計Co+1の信号処
理・補助演算を行うバツクアツプ演算処理プログ
ラム部１５を備えている。
デジタル部１１への入力は、通常のデータ入力
Dn、プロセス入力PSnの他に、バツクアツプす
べき他の調節計Co+1のデータ入力Do+1、プロセス
入力PSo+1も含まれる。そして通常の入力Dn、
PSnは自己演算処理プログラム部１４に与えら
れ、他の調節計Co+1への入力Do+1、PSo+1はバツ
クアツプ演算処理プログラム部１５に与えられ
る。
Dn、プロセス入力PSnの他に、バツクアツプす
べき他の調節計Co+1のデータ入力Do+1、プロセス
入力PSo+1も含まれる。そして通常の入力Dn、
PSnは自己演算処理プログラム部１４に与えら
れ、他の調節計Co+1への入力Do+1、PSo+1はバツ
クアツプ演算処理プログラム部１５に与えられ
る。
これら自己演算処理プログラム部１４とバツク
アツプ演算処理プログラム部１５のプログラム実
行は、制御のサンプリング間隔を時分割して行わ
れる。コントロールプログラム部１３は、この時
分割制御や異常の自己診断等を行う。
アツプ演算処理プログラム部１５のプログラム実
行は、制御のサンプリング間隔を時分割して行わ
れる。コントロールプログラム部１３は、この時
分割制御や異常の自己診断等を行う。
調節計Cnは、他の調節計Co+1をバツクアツプ
するバツクアツプ演算処理プログラム部１５を有
するが、またさらに他の調節計Co-1によつてバツ
クアツプされる。すなわち調節計Co-1も、調節計
Cnと同様にデジタル部１１′を有し、コントロー
ルプログラム部１３′と、自己演算処理プログラ
ム部１４′と、調節計Cnをバツクアツプするバツ
クアツプ演算処理プログラム部１５′等を備えて
いる。したがつて調節計Co-1のバツクアツプ演算
処理プログラム部１５′には、調節計Cnへのデー
タ入力Dn、プロセス入力PSnが与えられる。そ
して調節計Cnの自己演算処理プログラム部１４
と調節計Co-1のバツクアツプ演算処理プログラム
部１５′は、調節計Cnの信号処理、補助演算を実
行する。
するバツクアツプ演算処理プログラム部１５を有
するが、またさらに他の調節計Co-1によつてバツ
クアツプされる。すなわち調節計Co-1も、調節計
Cnと同様にデジタル部１１′を有し、コントロー
ルプログラム部１３′と、自己演算処理プログラ
ム部１４′と、調節計Cnをバツクアツプするバツ
クアツプ演算処理プログラム部１５′等を備えて
いる。したがつて調節計Co-1のバツクアツプ演算
処理プログラム部１５′には、調節計Cnへのデー
タ入力Dn、プロセス入力PSnが与えられる。そ
して調節計Cnの自己演算処理プログラム部１４
と調節計Co-1のバツクアツプ演算処理プログラム
部１５′は、調節計Cnの信号処理、補助演算を実
行する。
調節計Co+1も、バツクアツプすべき調節計は異
なるが、やはり同様の構成となつている。
なるが、やはり同様の構成となつている。
調節計Cnの自己演算処理プログラム部１４の
出力は、切替スイツチ１６を介して、アナログ部
１２に与えられ、必要に応じてデータD0を直接
外部に出力する。また調節計Co-1のバツクアツプ
演算処理プログラム部１５′の出力が切替スイツ
チ１６に結合され、切替スイツチ１６が切替えら
れると、この切替スイツチ１６を介して、前記ア
ナログ部１２に加えられ、必要に応じてデータ
D0を直接外部に出力するようになつている。
出力は、切替スイツチ１６を介して、アナログ部
１２に与えられ、必要に応じてデータD0を直接
外部に出力する。また調節計Co-1のバツクアツプ
演算処理プログラム部１５′の出力が切替スイツ
チ１６に結合され、切替スイツチ１６が切替えら
れると、この切替スイツチ１６を介して、前記ア
ナログ部１２に加えられ、必要に応じてデータ
D0を直接外部に出力するようになつている。
また１７は異常検出回路であり、この異常検出
回路１７により異常が検出されると、あるいはコ
ントロールプログラム部１３で異常の自己判断が
なされると、異常検出信号ESがオア回路１８を
介して切替スイツチ１６に与えられるとともに、
アンド回路１９に加えられる。アンド回路１９の
入力の他端には、バツクアツプを受ける調節計
Co-1の異常検出信号ES′が入力されるようになつ
ている。アンド回路１９は自己も異常、バツクア
ツプを受ける調節計も異常の場合に信号MSを出
力し、切替スイツチ２０を自動から手動に切替え
るようになつている。
回路１７により異常が検出されると、あるいはコ
ントロールプログラム部１３で異常の自己判断が
なされると、異常検出信号ESがオア回路１８を
介して切替スイツチ１６に与えられるとともに、
アンド回路１９に加えられる。アンド回路１９の
入力の他端には、バツクアツプを受ける調節計
Co-1の異常検出信号ES′が入力されるようになつ
ている。アンド回路１９は自己も異常、バツクア
ツプを受ける調節計も異常の場合に信号MSを出
力し、切替スイツチ２０を自動から手動に切替え
るようになつている。
次に、上記実施例の動作を第２図に示すタイム
チヤートを参照して説明する。第２図において、
Ｔは１制御サンプリング周期を示している。また
CPo-1、Po-1、Pn′は調節計Co-1のコントロール
プログラム、自己演算処理プログラム、バツクア
ツプ演算処理プログラムを、CPn、Pn、Co′+1は
調節計Cnのコントロールプログラム、自己演算
処理プログラム、バツクアツプ演算処理プログラ
ムをそれぞれ示し、波形がハイレベルの時、実行
タイミングであることを示している。
チヤートを参照して説明する。第２図において、
Ｔは１制御サンプリング周期を示している。また
CPo-1、Po-1、Pn′は調節計Co-1のコントロール
プログラム、自己演算処理プログラム、バツクア
ツプ演算処理プログラムを、CPn、Pn、Co′+1は
調節計Cnのコントロールプログラム、自己演算
処理プログラム、バツクアツプ演算処理プログラ
ムをそれぞれ示し、波形がハイレベルの時、実行
タイミングであることを示している。
１制御サンプリング周期Ｔのスタートで、調節
計Co-1、Cnでは、まずコントロールプログラム
CPo-1、CPnが実行され、続いてそれぞれ自己演
算処理プログラムPo-1、Pnを実行する。調節計
Cnでは、データ入力Dn、プロセス入力PSnを受
け、自己演算処理プログラム部１４は、自己の信
号処理補助演算を実行する。自己が正常な場合、
切替スイツチ１６は自己演算処理プログラム部１
４側に接続されており、自己演算処理プログラム
部１４の演算結果出力は、切替スイツチ１６を介
して、アナログ部１２に渡されるほか、必要によ
りデータD0が直接出力される。アナログ部１２
は、PID演算等の制御演算を行い、通常は切替ス
イツチ２０がＡ（自動）側に倒されているので、
切替スイツチ２０を介して操作出力emを導出す
る。
計Co-1、Cnでは、まずコントロールプログラム
CPo-1、CPnが実行され、続いてそれぞれ自己演
算処理プログラムPo-1、Pnを実行する。調節計
Cnでは、データ入力Dn、プロセス入力PSnを受
け、自己演算処理プログラム部１４は、自己の信
号処理補助演算を実行する。自己が正常な場合、
切替スイツチ１６は自己演算処理プログラム部１
４側に接続されており、自己演算処理プログラム
部１４の演算結果出力は、切替スイツチ１６を介
して、アナログ部１２に渡されるほか、必要によ
りデータD0が直接出力される。アナログ部１２
は、PID演算等の制御演算を行い、通常は切替ス
イツチ２０がＡ（自動）側に倒されているので、
切替スイツチ２０を介して操作出力emを導出す
る。
調節計Co-1とCnのそれぞれ自己演算処理プロ
グラムPo-1、Pnの実行時間は、それぞれのプロ
グラム容量により相違するが、いずれもこの自己
演算処理が終了すると、再びコントロールプログ
ラムCPo-1、CPnの実行を経て、今度はバツクア
ツプ演算処理プログラムPn′、Co′+1の実行に移
る。すなわち調節計Co-1では、バツクアツプ演算
処理プログラム部１５′で調節計Cnの信号処理・
補助演算を行い、調節計Cnでは、バツクアツプ
演算処理プログラム部１５で調節計Co+1の信号処
理・補助演算を行う。この場合、実行タイミング
はずれるが、調節計Cnで実行する自己演算処理
プログラムPnと調節計Co-1で実行するバツクア
ツプ演算処理プログラムPn′は同じ内容である。
グラムPo-1、Pnの実行時間は、それぞれのプロ
グラム容量により相違するが、いずれもこの自己
演算処理が終了すると、再びコントロールプログ
ラムCPo-1、CPnの実行を経て、今度はバツクア
ツプ演算処理プログラムPn′、Co′+1の実行に移
る。すなわち調節計Co-1では、バツクアツプ演算
処理プログラム部１５′で調節計Cnの信号処理・
補助演算を行い、調節計Cnでは、バツクアツプ
演算処理プログラム部１５で調節計Co+1の信号処
理・補助演算を行う。この場合、実行タイミング
はずれるが、調節計Cnで実行する自己演算処理
プログラムPnと調節計Co-1で実行するバツクア
ツプ演算処理プログラムPn′は同じ内容である。
バツクアツプ演算処理プログラムPn′、Po′+1が
終了すると、それぞれコントロールプログラム部
CPo-1、CPnに移り、１制御サンプリング周期Ｔ
の動作が終了する。そして調節計Co-1、Cnが正
常である限り、上記１制御サンプリング周期毎の
動作が繰り返し継続される。
終了すると、それぞれコントロールプログラム部
CPo-1、CPnに移り、１制御サンプリング周期Ｔ
の動作が終了する。そして調節計Co-1、Cnが正
常である限り、上記１制御サンプリング周期毎の
動作が繰り返し継続される。
しかし動作中にコントロールプログラム部１
３、または異常検出回路１７がデジタル部１１の
異常を検出すると、オア回路１８に異常検出信号
ESが出力される。この異常検出信号ESにより、
切替スイツチ１６が切替えられ、自己演算処理プ
ログラム部１４の出力が切離され、調節計Co-1の
バツクアツプ演算処理プログラム部１５′の出力
が、切替スイツチ１６を介してアナログ部１２に
与えられるとともに、その出力D0が必要により
直接導出される。アナログ部１２では、バツクア
ツプ演算処理プログラム部１５′よりのデータを
受けてPID演算等を行い、もし調節計Co-1に異常
がなければ、切替スイツチ２０はＡ側に倒されて
いるので、この切替スイツチ２０を通して操作出
力emを導出する。このようにして、調節計Cnの
デジタル部１１がダウンしても、他の調節計Co-1
がバツクアツプすることになる。また調節計Co+1
がダウンした場合は、調節計Cnでバツクアツプ
することになる。
３、または異常検出回路１７がデジタル部１１の
異常を検出すると、オア回路１８に異常検出信号
ESが出力される。この異常検出信号ESにより、
切替スイツチ１６が切替えられ、自己演算処理プ
ログラム部１４の出力が切離され、調節計Co-1の
バツクアツプ演算処理プログラム部１５′の出力
が、切替スイツチ１６を介してアナログ部１２に
与えられるとともに、その出力D0が必要により
直接導出される。アナログ部１２では、バツクア
ツプ演算処理プログラム部１５′よりのデータを
受けてPID演算等を行い、もし調節計Co-1に異常
がなければ、切替スイツチ２０はＡ側に倒されて
いるので、この切替スイツチ２０を通して操作出
力emを導出する。このようにして、調節計Cnの
デジタル部１１がダウンしても、他の調節計Co-1
がバツクアツプすることになる。また調節計Co+1
がダウンした場合は、調節計Cnでバツクアツプ
することになる。
調節計Cnが異常の場合において、さらにバツ
クアツプを受けるべき調節計Co-1もダウンしてい
る場合には、アンド回路１９の両入力端に異常検
出信号ES，ES′が入力されることになるので、ア
ンド回路１９は信号MSを出力することになり、
この信号MSによつて切替スイツチ２０はＭ（手
動）側に切替えられる。
クアツプを受けるべき調節計Co-1もダウンしてい
る場合には、アンド回路１９の両入力端に異常検
出信号ES，ES′が入力されることになるので、ア
ンド回路１９は信号MSを出力することになり、
この信号MSによつて切替スイツチ２０はＭ（手
動）側に切替えられる。
以上のように、この実施例では、各調節計が互
いに自己の演算処理プログラムを持つとともに、
他の調節計をバツクアツプする演算処理プログラ
ムを持ち、逆にさらに他の調節計によつてバツク
アツプされ、特別のバツクアツプ機を設けずとも
相互にバツクアツプできるようになつている。
いに自己の演算処理プログラムを持つとともに、
他の調節計をバツクアツプする演算処理プログラ
ムを持ち、逆にさらに他の調節計によつてバツク
アツプされ、特別のバツクアツプ機を設けずとも
相互にバツクアツプできるようになつている。
なお、上記実施例において、プログラム
Pn′は、プログラムPnをトラツキングしている
が、両者に時間的な差があつてはならない場合に
は、両調節計間で同期信号φを授受して同期をと
ればよい。
Pn′は、プログラムPnをトラツキングしている
が、両者に時間的な差があつてはならない場合に
は、両調節計間で同期信号φを授受して同期をと
ればよい。
また、上記実施例において、各調節計のデジタ
ル部の自己演算処理プログラム部とバツクアツプ
演算処理プログラム部の容量は等分する必要はな
く、例えば自己演算処理プログラムの大なる調節
計には、小なる自己演算処理プログラムの調節計
をバツクアツプさせれば、メモリ容量を効率良く
使用することができる。
ル部の自己演算処理プログラム部とバツクアツプ
演算処理プログラム部の容量は等分する必要はな
く、例えば自己演算処理プログラムの大なる調節
計には、小なる自己演算処理プログラムの調節計
をバツクアツプさせれば、メモリ容量を効率良く
使用することができる。
また、上記実施例は、複数の調節計を並設する
場合について説明したが、この発明は調節計に限
ることなく、多機能化するためのデジタル回路と
動作の安定性や信頼性を確保するためのアナログ
回路を含むハイブリツド処理装置が複数個並設さ
れるハイブリツド制御装置に広く適用できる。
場合について説明したが、この発明は調節計に限
ることなく、多機能化するためのデジタル回路と
動作の安定性や信頼性を確保するためのアナログ
回路を含むハイブリツド処理装置が複数個並設さ
れるハイブリツド制御装置に広く適用できる。
(ヘ) 効果
この発明によれば、多数の調節計（処理装置）
に、各々特別にもう１つのバツクアツプ機を設け
る必要がなく、また信頼性の高いアナログ部は２
重構造としないので無駄がなく、コスト及びスペ
ースが節約できる。また相互バツクアツプにより
故障時の安全性か高まるので、各調節計に複数な
演算処理機能を持たせることができる。その上、
異常発生を受けて切替を判断するような装置を外
部に特別に設ける必要がない等の利点がある。
に、各々特別にもう１つのバツクアツプ機を設け
る必要がなく、また信頼性の高いアナログ部は２
重構造としないので無駄がなく、コスト及びスペ
ースが節約できる。また相互バツクアツプにより
故障時の安全性か高まるので、各調節計に複数な
演算処理機能を持たせることができる。その上、
異常発生を受けて切替を判断するような装置を外
部に特別に設ける必要がない等の利点がある。
第１図はこの発明の１実施例を示すブロツク
図、第２図は同プロセス制御装置の動作を説明す
るためのタイムチヤート、第３図は従来のプロセ
ス制御装置の１例を示すブロツク図である。 Co-1，Cn，Co+1……調節計、１１，１１′……
デジタル部、１２……アナログ部、１３，１３′
……コントロールプログラム部、１４……自己演
算処理プログラム部、１５，１５′……バツクア
ツプ演算処理プログラム部、１６……切替スイツ
チ、１７……異常検出回路。
図、第２図は同プロセス制御装置の動作を説明す
るためのタイムチヤート、第３図は従来のプロセ
ス制御装置の１例を示すブロツク図である。 Co-1，Cn，Co+1……調節計、１１，１１′……
デジタル部、１２……アナログ部、１３，１３′
……コントロールプログラム部、１４……自己演
算処理プログラム部、１５，１５′……バツクア
ツプ演算処理プログラム部、１６……切替スイツ
チ、１７……異常検出回路。
Claims (1)
- 【特許請求の範囲】 １ デジタル部とアナログ部を含む同型のハイブ
リツド処理装置が複数個並設されるハイブリツド
制御装置において、 前記各処理装置のデジタル部には、自己の入力
を受けて自己の所定の演算を実行する自己演算処
理手段と、バツクアツプすべき他の処理装置の入
力を受けて、その処理装置の演算を実行し、演算
値をその処理装置に出力するバツクアツプ演算処
理手段を含み、これら両演算処理手段を時分割動
作させるとともに、さらに自己の異常を検出する
異常検出手段と、この異常検出手段の出力に応答
して、前記自己演算処理手段の出力とバツクアツ
プを受ける処理装置のバツクアツプ演算処理手段
の出力とを選択的に切替える切替手段とを備え、
平常は前記自己演算処理手段の出力を、異常が生
じた場合にはバツクアツプを受ける処理装置のバ
ツクアツプ演算処理手段出力を、それぞれ自己の
前記アナログ部に渡すことを特徴とするハイブリ
ツド制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22032483A JPS60112103A (ja) | 1983-11-21 | 1983-11-21 | ハイブリッド制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22032483A JPS60112103A (ja) | 1983-11-21 | 1983-11-21 | ハイブリッド制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60112103A JPS60112103A (ja) | 1985-06-18 |
| JPH055122B2 true JPH055122B2 (ja) | 1993-01-21 |
Family
ID=16749356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22032483A Granted JPS60112103A (ja) | 1983-11-21 | 1983-11-21 | ハイブリッド制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60112103A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07236660A (ja) * | 1994-02-28 | 1995-09-12 | Matsunaga Seisakusho:Kk | 車椅子 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622301A (ja) * | 1985-06-27 | 1987-01-08 | Meidensha Electric Mfg Co Ltd | プラントの制御装置 |
| JP2538982B2 (ja) * | 1988-04-18 | 1996-10-02 | 北海道電力株式会社 | 機能分散型システムのデュプレックス運用方法 |
| JP2538981B2 (ja) * | 1988-04-18 | 1996-10-02 | 北海道電力株式会社 | 機能分散型システムの構築方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674703A (en) * | 1979-11-26 | 1981-06-20 | Hitachi Ltd | Automobile control device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58150148U (ja) * | 1982-03-30 | 1983-10-07 | 株式会社島津製作所 | ハイブリツドコントロ−ラ |
-
1983
- 1983-11-21 JP JP22032483A patent/JPS60112103A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674703A (en) * | 1979-11-26 | 1981-06-20 | Hitachi Ltd | Automobile control device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07236660A (ja) * | 1994-02-28 | 1995-09-12 | Matsunaga Seisakusho:Kk | 車椅子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60112103A (ja) | 1985-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638510A (en) | Multiplexed system with watch dog timers | |
| US4432048A (en) | Multiple digital controller system | |
| JPH055122B2 (ja) | ||
| JPS5936784B2 (ja) | プロセス制御計算機システム | |
| KR100279204B1 (ko) | 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치 | |
| JPH1118295A (ja) | 並列運転電源制御方式 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPS5854470A (ja) | 多重系電子計算機システム構成制御方式 | |
| JP2732668B2 (ja) | 二重化制御装置 | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JP2991547B2 (ja) | 多重系制御装置の相互異常診断処理方法及び多重系制御装置 | |
| JPH0395636A (ja) | フェイルセーフ回路の診断方式 | |
| JP2706390B2 (ja) | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 | |
| JP2611549B2 (ja) | エレベータの群管理制御装置 | |
| JPS62186301A (ja) | コントロ−ラのバツクアツプ回路 | |
| JP2704137B2 (ja) | 現用・予備切り換え方式 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPH0435761B2 (ja) | ||
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS595302A (ja) | プラント分散制御方法 | |
| JPS60159901A (ja) | 多重化制御装置 | |
| JP3231743B2 (ja) | 電源制御装置の制御方式と方法 | |
| JPH03138732A (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| JP3105025B2 (ja) | 二重化制御装置 |