JPS5999729A - 電子回路基板の実装方法 - Google Patents

電子回路基板の実装方法

Info

Publication number
JPS5999729A
JPS5999729A JP20979882A JP20979882A JPS5999729A JP S5999729 A JPS5999729 A JP S5999729A JP 20979882 A JP20979882 A JP 20979882A JP 20979882 A JP20979882 A JP 20979882A JP S5999729 A JPS5999729 A JP S5999729A
Authority
JP
Japan
Prior art keywords
resin
circuit board
container
electric circuit
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20979882A
Other languages
English (en)
Inventor
Shigenari Takami
茂成 高見
Tatsuhiko Irie
達彦 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP20979882A priority Critical patent/JPS5999729A/ja
Publication of JPS5999729A publication Critical patent/JPS5999729A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）技術分野 この発明は半導体・ＩＣ等の電子部品の容装技術に関す
る。　　　　　　　　　・ （２）技術的背景 従来電気回路基板に実装した半導体・ＩＣ等の電子部品
を部、公的に樹脂封止す、る場合、第、１．に）〜第３
図に示す如くおこなっている。
第１図は、半導体・ＩＣ等の電・子部品（１）が電気回
路基板（２）にダイボンドされ、その各端子を結線する
ために金又はアルミニウム細線（３）でワイヤーボンド
されたものを示している。これを外部からの汚れや機械
的応力から保護するために樹脂封止をするがその工程は
第２図、第３図に示される如くおこなわれている。
第２ＭＩ［ａｌ乃至ｉｃｌの例は比較的粘度の高い樹、
脂（６１を用いる場合で、ディスペンサー（５）により
電子部品（１）上に樹脂（６）を定量塗布し、樹脂（６
１の粘度の高さを利用して電子部品（１１を包持した形
状を保持した状態で硬化させる。
第３区１（幻乃至１（）の例は粘度の低い樹脂（６）を
用いる場合で電気回路基板（１）上に樹脂流出防止用の
さく（９１を設けこのさく（９）中に樹脂（６，）を定
量塗布し、この状態で硬化させる。いわゆ・る注型法（
ポツティング）である。　　　　　・ 第２図の方法では樹脂封止後の形状を−だにするために
は、樹脂（６）の量を〜定量こする他に粘度も常に一定
に保つ必要があり、また塗布位置も一定にしなければな
らない。しかるにディスペンサー（５）の先端から出る
樹脂（６）の；粘度が高い場合、樹脂は真下に出すその
方向をコントロールするのは非常に困難なのである。
第３図の方法では塗布量コントロールの他に、流出防止
さく（９１を電気回路基板（１）に密着させ、そのすき
間から流出しないようにする工夫が必要であり、かつ、
このさく（９）が注型中に移動しないように固定するこ
とが必要で、このために工程が増えざるを得ない。
（３１発明の目的 電気回路基板に実装した半導体・ＩＣ等の電子部品を液
体樹脂を用いて封止する腺の作業性の向上及び工程の合
理化を目的とする。
（４１発明の開示 この発明は上記欠点を除去せんとするものであり、その
要旨とするところは電気回路基板（２）に電子部品（１
１を実装し、該電子部品（１）に対応して形成した容器
＋７１を略水平に配置し、該容器（７）中に液体の樹脂
（６）を充填すると共に電気回路基板（２）の実装面を
下方に向は電子部品（１）を容器（７）中に入れて該樹
脂（６）を硬化させることを特徴とする電子回路基板の
実装方法である。
以下、この発明を第４図に図示せる一実施例に基づいて
説明する。
まず、−電子部品ｆｉｌは電気回路基板（２）上に実装
しておく。
液体となっている樹脂（６）は、はぼ水平に配置した容
器（７１に充しておく。この容器（７）は実装した電子
部品（１）に対応する広さ、深さ等で形成された大きさ
である。
電子部品（１１を実装した電気回路基板（２）は実装面
を下方にして各電子部品（１）を対応する各容器（７）
に入れる。このようＳこして樹脂（６）を電子部品ｆｉ
＋、細線（２）を包持した状態で硬化させるのである。
この際、電気回路基板（２）の電子部品（１１を実装し
た箇所の周囲にを気抜き孔（８）を開設しておけば、電
子部品［１１を電気回路基板（２）に入れるのが容易に
おこなえるのである。またこの空気抜き孔（８）より樹
脂の状態を確認することもできるのである。
尚、樹脂ｆ６１が硬化した時点で容器（７）は、取外し
てもよいし、そのまま使用してもよい。
而して上記実施例によれば、樹脂を充填した容器（７）
を使用するので、 ■　樹脂流出防止用のさくの代わりに樹脂（６）を入れ
た容器（７１を用いるが樹脂もれのおそれがないので完
全に固定しなくてよい。これにより工程の簡略化ができ
る。
■　液体樹脂の脱泡が必要な場合、容器（７）に樹脂（
６１を入れた状態で脱泡を行ないその後電子部品ｆｉ＋
を浸せきすれはよい。従来法では樹脂塗布後に脱泡工程
をとり入れなければならず、電気回路基板ｆｉｌが大き
くなると、脱泡装置が大きくならざるを得ない欠点があ
ったのを解消できる。
■　容器（７）は樹脂封止に供したそのままの状態で製
品化することもできるし、あるいは、内側にあらかじめ
離型剤を塗布したり、テフロン等の樹脂との接着性の悪
いもの、を容器に用いたりすれは何度も使用することが
できる。
次にこの発明の異なる実施例を第５図に図示せる一実施
例に基づいて説明する。
ます電子部品（１）は電気回路基板（２）上に実装して
おく。電気回路基板（２）の電子部品（１）の実装部の
近くに空気抜き孔（８）を開設しておく。
容器（７）はほぼ水平に配置しておく。この容器（７１
は実装した電子部品［１１に対応する広さ、深さ等で形
成された大きさである。
電子部品（１）を実装した電気回路基板（２）は実装面
を下方にして各電子部品（１）を対応する各容器山番こ
入れる。
空気抜き孔（８）にディスペンサー（５）の先端を入れ
この空気抜き孔（８）を介して液体の樹脂（６）を容器
（７１内に充填する。このようにして樹脂（６）を電子
部品山、細線（２）を包持せしめた状態で硬化させる。
この後の容器（７）の着脱は自白である。
而してこの実施例においても上記実施例と同様の効果を
奏する。
上記のようにこの発明による電子回路基板の実装方法に
よれば、樹脂を充填した容器（７）を使用するので、 ■　樹脂流出防止用のさくの代わりに樹脂（６）を入れ
た容器（７）を用いるが樹脂もれのおそれがないので完
全に固定しなくてよい。これにより工程の簡略化ができ
る。
■　液体樹脂の脱泡が必要な場合、容器（７：に樹脂（
６１を入れた状態で脱泡を行ないその後電子部品（１）
を浸せきすればよい。樹脂塗布後に脱泡工程をとり入れ
なければならず、電気回路基板（１）が大きくなると脱
泡装置が大きくならざるをえない欠点があったのを解消
できる。
■　容器（７）は粉脂封止に供したそのままの状態で製
品化することもてきるし、あるいは、内側にあらかじめ
離型剤を塗布したり、テフロン等の樹脂との接着性の悪
いものを容器に用いたりすれば何度も使用することがで
きる。
【図面の簡単な説明】
第１図乃至第３図は従来例を示す図で、第１図は斜視図
１、第２図ｆａｌ、　ｒｂ＋、　（ＣＩ及び第３図（ａ
ｌ、　ｆｂｌ。 ｆｃｌは概略断面図である。第４図（ａｔ、　ｆｂｌ、
　（ｃｌはこの発明の一実施例を示す概略断面図、第５
図ｆａｌ、　［ｂｌ（ｃｌはこの発明の他の実施例を示
す概略断面図であ第１　図 第３図 第４図 第５１Ｅ＋ ブ フ

Claims (1)

    【特許請求の範囲】
  1. ［１１電気回路基板（２）に電子部品（ＩＩを実装し、
    該電子部品（１）１こ対応して形成した容器（７）を略
    水平に配置し、該容器（７）中に液体の樹脂（６）を充
    填すると共に電気回路基板（２）の実装面を下方に向は
    電子部品（１）を容器（７）中に入れて該樹脂（６１を
    硬化させることを特徴とする電子回路基板の実装方法。
JP20979882A 1982-11-30 1982-11-30 電子回路基板の実装方法 Pending JPS5999729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20979882A JPS5999729A (ja) 1982-11-30 1982-11-30 電子回路基板の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20979882A JPS5999729A (ja) 1982-11-30 1982-11-30 電子回路基板の実装方法

Publications (1)

Publication Number Publication Date
JPS5999729A true JPS5999729A (ja) 1984-06-08

Family

ID=16578766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20979882A Pending JPS5999729A (ja) 1982-11-30 1982-11-30 電子回路基板の実装方法

Country Status (1)

Country Link
JP (1) JPS5999729A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111240151A (zh) * 2020-02-27 2020-06-05 京东方科技集团股份有限公司 模板转印方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111240151A (zh) * 2020-02-27 2020-06-05 京东方科技集团股份有限公司 模板转印方法
CN111240151B (zh) * 2020-02-27 2024-04-09 京东方科技集团股份有限公司 模板转印方法

Similar Documents

Publication Publication Date Title
US7655508B2 (en) Overmolding encapsulation process and encapsulated article made therefrom
US4508758A (en) Encapsulated electronic circuit
JP2936795B2 (ja) 電線接続部の防水加工方法
US4230754A (en) Bonding electronic component to molded package
US5314842A (en) Resin-sealed type semiconductor device and method for manufacturing the same
JPH0653358A (ja) 絶縁半導体パッケージ
JPS5999729A (ja) 電子回路基板の実装方法
JPS6077446A (ja) 封止半導体装置
JPS6175549A (ja) 半導体素子を含む電子回路及びその製造方法
JP2000077440A (ja) 樹脂封止型混成集積回路の樹脂封止方法
JP2594244B2 (ja) 半導体封止方法
JPH01133328A (ja) 半導体素子の封止方法
US6537853B1 (en) Overmolding encapsulation process
JPS62249458A (ja) 半導体装置
JP2000059011A (ja) 電子回路基板
GB2295722A (en) Packaging integrated circuits
JPH03257938A (ja) ベアチップ封止方法
JPS62229962A (ja) 樹脂封止ハイブリツドｉｃ装置
JPH01128438A (ja) 封止材
JPH04298094A (ja) 電子部品の樹脂封止実装方法
JPH01132149A (ja) 樹脂封止型半導体装置
JPS63246853A (ja) 電子部品のパツケ−ジ方法
JPH012328A (ja) 樹脂封止型半導体装置の製造方法
JPS61258435A (ja) 樹脂封止型半導体装置の製造方法
JPS61258436A (ja) 半導体装置の製造方法