JPS599966A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は半導体装置に関するもので、特にダイオードの
電流効率の改善に関するものである。

〈発明の技術的背景〉 従来、集積回路、特にバイポーラＩＣに使用されるダイ
オードとして縦型ＮＰＮ）ランジスタのコレクタとベー
スを接続することによって構成されるものが知られてい
る。

第１図はその一例を示すもので、同図（Ａ）は、その縦
断面図である。

図において（１）はＰ−型の半導体基板であり、その基
板上にはＮ−型のエピタキシャル層が形成され、その表
面から形成されるＰ＋型の分離領域（３）によりＮ−型
の島領域（４）が形成される。また領域（２）はＮ型の
埋込み領域であり、トランジスタとして動作させる場合
に、そのコレクタ抵抗を低減させるために形成されたも
のである。（５）はＰ型の不純物領域、（６）はその中
に形成されたＮ型の不純物領域である。

また（９）は酸化膜であり、その開口を介して例えばア
ルミニウムＣ以下Ａｌ）からなる配線層αυ、ａ２と不
純物領域との接続が行なわれる。通常のＮＰＮトランジ
スタとして利用する場合は、領域（６）がエミッタ（５
）がベース、領域（４）及び（力がコレクタとして動作
するが、同図（Ａ）から明らかなように、ダイオード吉
して利用するために、領域（５）と（力が配線ＯＩ）に
よシ接続されておシ、等価的に同図〔Ｂ〕に示される構
造になっている。

すなわち、ＮＰＮ型トランジスタ（１００）のベースと
コレクタが接続された構成になっている。図においてｒ
。は、通常コレクタ抵抗と呼ばれる抵抗成分を総括して
示したものである。

さて、等価的に示されるＮＰＮ型トランジスタ（１００
）のエミッタ接地型電流増幅率βが十分に犬へい場合（
β〉〉１）には、アノード電流（ＩＡ）の大部分の電流
は抵抗γ。を通じてＮＰＮ）ランジスタのコレクタに流
れることになる。

しかしながら、同図に示す構造においては、領域（５）
をエミッタ、島領域（４）をベース、基板（１）および
分離領域（３）をコレクタとする寄生ｐＮｐｑトランジ
スタ（１０１）が構成されておシ、そのコレクタ電流が
寄生電流’ｓｕｂとなって基板に流出し、ダイオードの
電流効率を低下させる。この関係を示すと次のようにな
る。今、抵抗γ。に流れる電流を■。

とすると、その電圧降下（ｒｏ×工。）は寄生トランジ
スタ（１ｏ１）のベース・エミッタ間電圧■ＢＢ’（１
゜、）に等しいため、寄生トランジスタ（１０１）のコ
レクタ電流、すなわち、寄生電流’ｓｕｂは。

−ス接地型電流増幅率、Ｉ８は飽和電流、ｑは電子１個
の電荷、ｋはボルツマン定数、Ｔは絶対温度である。従
って、ＮＰＮ型トランジスタ（１００）のベース接地型
電流増幅率α（＋ｏｏ）を１きすると、そのエミッタ市
原■。は、電流ハから寄生電流Ｉ　ｓｕｂをを差し引い
た電流、すなわち、 Ｉ、　　二■Ａ　−■ｓｕｂ　　　　　　　−（２）と
示される。この電流■。は、ダイオードのカソード電流
となるため、ダイオードの電流効率り。は、流動室Ｄｅ
は悪くなる。

さて、この寄生電流’ｓｕｂは（１）式で示されるため
これを低減させるためにコレクタ抵抗γ。を小さくする
こ吉が考えられるが、その−例を示したのが第２図に示
す構成である。同図において第１図〔（転）の構成に対
応するものに対しては同一符号を付している０すなわち
、同図に示す構成においては、第１図（Ａ〕の領域（７
）に相当する領域（７どを、Ｐ＋領域（５）を取り囲む
ように形成し、またＮ型埋込み領域に達するように形成
している。

かかる構成にすれば、第１図（Ａ）に示す領域（カと炉
型埋込み領域（２）間に存在するＮ−型領域が高不純物
領域（７）′になるため、抵抗成分の低減を図ると吉が
できコレクタ抵抗ｒ。を小さくすることができる。しか
しながら、第１図（Ａ）の構造においては炉型領域（力
を領域（６）の形成時に同時に形成することができたが
、第２図の例の場合には、領域（７とを形成するだめの
高濃度拡散工程をさらに必要とするため、製造工程が長
くなる欠点があった。

〈発明の目的〉 本発明は、かかる現状に鑑みなされたもので、製造工程
を増やすことなく寄生電流ｌ５ｕｂを低減することがで
きる半導体装置の構造を提供することを目的としている
。

〈発明の概要〉 本発明においては、縦型トランジスタの形成される島領
域の表面に、その島領域とは逆導電型の領域を形成し、
この領域をコレクタとする、寄生トランジスタと同導電
型の付加トランジスタを形成する。そして、この領域を
縦型トランジスタのエミッタ領域と接続する構成とする
ことを特徴としている。

〈発明の実施例〉 以下図面を参照しながら本発明の実施例について説明す
る。

第；３図〔Ａ〕乃至（Ｆ）］は本発明に係る半導体装置
　。

の製造方法の一例を示すものである。

同図（Ａ）　において（３０）はＰ−型の半導体基板で
、６υｌｄＮ型の埋込領域、（３擾はＮ−型のエピタキ
シャル層である。そして、エピタキシャル層（３４の上
には開口１３４）　、　４３→、　Ｃ３ｅ　、　Ｃ’１
７）を備えだ酸化膜曽が形成されている。次に、開口（
匈乃至Ｏηを通して、Ｐ型の不純物、例えばホウ素（Ｂ
）の拡散が行なわれ（同図〔Ｂ〕）、分離領域（至）及
び埋込領域３υに達する領域（３１が形成される。なお
、同図における領域（３４ａ）。

（３５ａ）　、　（３６ａ　）　、　（３７ａ　）はホ
ウ素拡散工種時に形成される熱酸化膜である。次に、レ
ジスト膜（４カを用いて通常の写真蝕刻法により開口（
４３を形成する（同図〔Ｃ〕）。そしてレジスト膜（４
乃を除去した後、ホウ素の拡散を行ない、Ｐ＋型の領域
（４４）を形成する（同図〔Ｄ〕）。なお、同図におけ
る（４３ａ）はホウ素拡散工程時に形成される熱酸化膜
である。

セして、再びレジスト膜を用いた写真蝕刻法の技術を用
いて、酸化膜（４３ａ）に開口（１［有］を形成し、そ
の開口（４５）を通して、リン（Ｐ）を熱拡散する（同
図〔Ｅ〕）。

同図に示す（４５ａ）はリン拡散時に形成される熱酸化
膜である。しかる後に形成されている酸化膜を除去した
後、新たな酸化膜（４７）をＣＶＤ法により形成スル。

コノ後ニ、開口＋４１！Ｉ　、　Ｃ（９）　、　＋５１
　全形成し、例えばＡ７からなる配線層を形成し、この
配線層のパターニングを行なって、Ｐ＋型領域＜４４１
　Ｋ接続される電極配線（５１）、及ヒＮ”Ｗ領域１１
及ヒｐ＋Ｗ領域Ｇ＋ｌＫ接続される電極配線（５２）を
形成する（同図〔Ｆ〕）。

第４図は、第３図ＣＦ）　Ｋ示される構造の平面的パタ
ーン図であり、酸化膜を省略して示している。

なお、同図における（４８Ａ）　、　（４９Ａ）および
（５０Ａ）は各々電極配線（５１）とＰ型領域（４４）
との接触部、及び電極配線（５２）とＮ＋型領領域４（
ｌｌｌ、Ｐ＋型領域（４１との接触部を示すものである
。

さて、第３図ＣＦ）を参照すると、本発明に係る半導体
装置においては、Ｐ型領域（４０を形成することにより
Ｐ型領域（旬をエミッタ、Ｎ−型領域（：（２Ａ）をベ
ース、ｐｑ領域０１をコレクタとするＰＮＰ型の付加ト
ランジスタが形成されておシ、そのコレクタがＮ＋型領
領域４０、即ち、縦型ＮＰＮ）ランジスタのエミッタに
接続された構造になっている。この付加トランジスタは
寄生トランジスタと同導′覗型であるため、その等価回
路図は第５図の様に示され、ＮＰＮ型トランジスタ（２
００）と、寄生トランジスタ及び付加トランジスタの合
成されたトランジスタ（２０１）が併存する構造となる
０そして、寄生電流の一部がＮＰＮ型トランジスタのエ
ミッタに滞還される構成になっている。

さて、第５図に示されるトランジスタ（２０１）のと示
すことができる。ここでα’ｓｕｂは付加トランジスタ
を形成した本発明に係る構造における寄生トランジスタ
のベース接地型電流増幅率、α、は付加トランジスタの
ベース接地型電流増幅率でちる。

さて、周知のきおりトランジスタのベース接地型増幅率
は、ベース幅を狭くすればする程犬きくなる。従って第
３図〔Ｆ〕に示されるＰ＋型領域（４１をＰ＋型領域（
１，０に近接させることにより両領域間のＮ−領領域（
：（２Ａ）の幅を、寄生トランジスタのベース幅となる
Ｐ＋型領域（４４）と基板（３０）間のＮ−型領域（，
３２人）の幅に比し十分狭くすることができる０従って
、“’５ｕｂ（（αｐ　　　　・・（５）の関係とする
ことができる。

また、ダイオードの電流効率Ｄｅは、（４）式よりとな
る。従って（５）式の関係よシ、 Ｄｅ中１　　　　　　　　　　　　　　　　・・（力と
なシ、電流効率の高いダイオードが提供できる。

第６図は本発明の他の一実施例を示す縦断面図であシ、
第３図ＣＦ）に示す各部と対応する部分には同一符号を
付している。

第３図（Ｆ）に示す実施例においてはＰ＋型領域（４Ｃ
ＪをＮ十型埋込み領域６υに達する様に形成ｊ〜だのに
対し、本実施例においては、Ｐ＋型領域（４１′はＮ十
型埋込み領域Ｃ）υに達していない。しかしながら、本
実施例においても、Ｐ十型領域！４４）、Ｎ−型領域Ｃ
（２Ａ　）、吋型領域０１′により、寄生トランジスタ
と同導電型のＰＮＰ型の付加トランジスタが形成されて
いる。

そして、Ｐ＋型領域（４０′は電極配線（５２）により
、Ｎ＋型領域（１０に接続されるため、等価回路的には
第５図の様に示すことができる。従って、ダイオードの
電流効率の改善については第３図の構造に準じて論じる
ことができる。まだ、本実施例に係る半導体装置の製造
方法においては、Ｐ型領域はＰ型領域！４４）　（！：
同時に形成することができるので、第３図に示す実施例
と同様、拡散工程を増やすことなく電流効率の高いダイ
オードを提供することができる０ また、ＮＰＮ型の縦型トランジスタを利用する構造につ
いて説明したが、不晶を変えてもよい事は言うまでもな
い。

〈発明の効果ン 以上説明した様に、本発明に係る半導体装置によれば、
製造工程を増やすことなく、高電流効率のダイオードを
提供することができろため、他のトランジスタ素子と併
存する集積回路に形成するのに極めて好都合である。

【図面の簡単な説明】

第１図および第２図は従来の半導体装置の一例を示す図
、第３図乃至第６図は本発明の一実施例を示す図、およ
びその説明に供する図である。 １．３０・・・半導体基板、２，３Ｊ・・・Ｎ十型埋込
み領域、３．３８−・・分離領域、４０　、４０’　・
Ｐ＋ｌ領域、４７・・酸化膜、５］、５２・・・配線成
極。 了１図 ［Ａ］ 「Ｂコ ′〆２図 箪３図 ［／’ｌ　］ ［１３］ 〔Ｑ〕

Claims (1)

1. 【特許請求の範囲】 ｆｌ、）−導電型の半導体基板と、前記基板−ヒに形成
   された反対導電型の第１領域と、前記第１領域の表面に
   形成されだ一導電型の第２領域と、前記第２領域内に形
   成された反対導′成型の第３領域と、前記第１領域の表
   面に前記第２領域に近接して形成された一導電型の第４
   領域と、前記第４領域と第３領域を接続する第１の電極
   と、前記第２の領域に接続される第２縦極とを具備し、
   前記第１、第２の電極をダイオードのアノード電極ある
   いはカソード電極とすることを特徴とする半導体装置。 （２）前記第４の領域を、前記第２の領域の周囲を取り
   囲むように形成したことを特徴とする特許請求の範囲第
   １項記載の半導体装置。 （３）前記半導体基板と、前記第１領域の間に反対導電
   型の第５領域を形成し、前記第４領域を前記第５領域に
   達するように形成したことを特徴とする特許請求の範囲
   第１項または第２項記載の半導体装置。