JPS5998545A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5998545A JPS5998545A JP57206171A JP20617182A JPS5998545A JP S5998545 A JPS5998545 A JP S5998545A JP 57206171 A JP57206171 A JP 57206171A JP 20617182 A JP20617182 A JP 20617182A JP S5998545 A JPS5998545 A JP S5998545A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- conductive layer
- copper foil
- bonding
- leadframe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は牛導体装置、特に、微細化の可能な字導体装置
に関するつ 最近、牛導体装置の製造においては集積度の向上にます
ます大きな努力が払われ、多ピン化の傾向が強まってい
るう ところで、従来の牛導体装置では、ペレットを取り付け
るためのリードフレームはコバールまたは４２７０イ等
の材料で形成されており、その厚さがかなり厚くなって
しまうっ その結果、リードフレームのインナーリード部なエツチ
ング加工で形成する一合、リードフレームの厚さが０．
１５ｔｌＩと厚いために微細加工が困難であり、位置精
度の良いリードフレームを得ることができなかった。そ
のため、！Ｐ導体装置の集積度の向上にとっても１つの
障害となっていた。
に関するつ 最近、牛導体装置の製造においては集積度の向上にます
ます大きな努力が払われ、多ピン化の傾向が強まってい
るう ところで、従来の牛導体装置では、ペレットを取り付け
るためのリードフレームはコバールまたは４２７０イ等
の材料で形成されており、その厚さがかなり厚くなって
しまうっ その結果、リードフレームのインナーリード部なエツチ
ング加工で形成する一合、リードフレームの厚さが０．
１５ｔｌＩと厚いために微細加工が困難であり、位置精
度の良いリードフレームを得ることができなかった。そ
のため、！Ｐ導体装置の集積度の向上にとっても１つの
障害となっていた。
本発明の目的は、前記従来技術の問題点を解決し、微細
化の可能な牛導体装置を提供することにある。
化の可能な牛導体装置を提供することにある。
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。
明する。
第１図は本発明による牛導体装置の一実施例な示す断面
図である。
図である。
この実施例において、シリコン（Ｓｌ）よすするベレッ
トｌは、上面に銅（Ｃｕ）箔３（導電層）を貼り付けた
厚さ０．１〜０．５ｍｍのガラス−エポキシ基板２（ペ
レット取付基板）の上に接着剤４で取り付ゆられている
うとの銅箔３は厚さ１８μｍと非常に薄く、ホトエツチ
ング加工により位置精度良くパターン形成されている。
トｌは、上面に銅（Ｃｕ）箔３（導電層）を貼り付けた
厚さ０．１〜０．５ｍｍのガラス−エポキシ基板２（ペ
レット取付基板）の上に接着剤４で取り付ゆられている
うとの銅箔３は厚さ１８μｍと非常に薄く、ホトエツチ
ング加工により位置精度良くパターン形成されている。
すなわち、本実施例のガラス−エポキシ基板２上の銅箔
３は通常のリードフレームにおけるインナーリード部と
して用いられるものであり、との銅箔３に形成されたパ
ターンの各々はペレット１のポンディングパッドとワイ
ヤ５でボンディングされ、電気的に接続されている。
３は通常のリードフレームにおけるインナーリード部と
して用いられるものであり、との銅箔３に形成されたパ
ターンの各々はペレット１のポンディングパッドとワイ
ヤ５でボンディングされ、電気的に接続されている。
また、前記銅箔３のパターンの各々ＧＬ手半田によって
厚さ０．１５ｍのリードフレーム７の各内端部と電気的
に接続されている。
厚さ０．１５ｍのリードフレーム７の各内端部と電気的
に接続されている。
さらに、前記ペレットｌおよびペレット取付基板２等は
たとえばエポキシ樹脂をトランスファ成形することによ
り形成されるレジンモールド型パッケージ８内に封止さ
れている。
たとえばエポキシ樹脂をトランスファ成形することによ
り形成されるレジンモールド型パッケージ８内に封止さ
れている。
本実施例の半導体装置においては、ワイヤボンディング
用のワイヤ５をボンディングするためのインナーリード
部が、ガラス−エポキシ基板２の上に貼り付けた薄い（
１８μｍ）銅箔３をホトエツチングすることにより精度
の良い微細配線パターンとして形成されているので、位
置精度の良いリードフレームな得ることができ、高集積
度の多ピン型半導体装置として構成することができるっ
また、本実施例におけるペレット取付基板は、銅箔３を
貼り付けたガラス−エポキシ基板２よりなるので５微細
化の他に、低コスト化な図ることもできる。
用のワイヤ５をボンディングするためのインナーリード
部が、ガラス−エポキシ基板２の上に貼り付けた薄い（
１８μｍ）銅箔３をホトエツチングすることにより精度
の良い微細配線パターンとして形成されているので、位
置精度の良いリードフレームな得ることができ、高集積
度の多ピン型半導体装置として構成することができるっ
また、本実施例におけるペレット取付基板は、銅箔３を
貼り付けたガラス−エポキシ基板２よりなるので５微細
化の他に、低コスト化な図ることもできる。
第２図は本発明による半導体装置の他の１つの実施例な
示す断面図であろう この実施例では、対土用のパッケージがレジンポツティ
ング型パッケージ８ａで構成され、ワイヤ５のレジン流
れのない構造であろうまた。それに加えて、厚さ０．１
５ＷＭのリードフレーム７と半田６で固着される厚さ１
８μｍの銅箔３および厚さ０．１−０．５ ｍｔのガラ
ス−エポキシ基板２には、リードフレーム７との取付位
置においてスルーホール９が形成されている。このため
半田６によるリードフレーム７と銅箔３との半田付は強
度が大きくできるっこれら以外の点では、第２図の実施
例は第１図の実施例と実質的に同様であり、ガラス−エ
ポキシ基板２上の鋼箔３なホトエツチング加工すること
により位置精度の良いインナーリード微細配線パターン
が低コストで得られる。
示す断面図であろう この実施例では、対土用のパッケージがレジンポツティ
ング型パッケージ８ａで構成され、ワイヤ５のレジン流
れのない構造であろうまた。それに加えて、厚さ０．１
５ＷＭのリードフレーム７と半田６で固着される厚さ１
８μｍの銅箔３および厚さ０．１−０．５ ｍｔのガラ
ス−エポキシ基板２には、リードフレーム７との取付位
置においてスルーホール９が形成されている。このため
半田６によるリードフレーム７と銅箔３との半田付は強
度が大きくできるっこれら以外の点では、第２図の実施
例は第１図の実施例と実質的に同様であり、ガラス−エ
ポキシ基板２上の鋼箔３なホトエツチング加工すること
により位置精度の良いインナーリード微細配線パターン
が低コストで得られる。
なお１本発明は前記実施例に限定されるものではな（、
たとえばペレット取付基板はガラス−エポキシ樹脂の他
に、フェノール樹脂、セラミック。
たとえばペレット取付基板はガラス−エポキシ樹脂の他
に、フェノール樹脂、セラミック。
あるいは酸化膜等の絶縁物で被覆した金属で構成するこ
とができ、また銅箔の代りに他の金属よりなる導電層を
用いてもよいつさらに、導電層とリードフレームとの結
合は半田付けの他に、溶着等の方法で行なうこともでき
る。
とができ、また銅箔の代りに他の金属よりなる導電層を
用いてもよいつさらに、導電層とリードフレームとの結
合は半田付けの他に、溶着等の方法で行なうこともでき
る。
以上説明したように１本発明によれば、微細化が可能と
なり、高集積度、多ピン化が実現できる。
なり、高集積度、多ピン化が実現できる。
第１図は本発明による半導体装置の一実施例を示す断面
図。 Ｋ２図は本発明による半導体装置の他の１つの実施例を
示す断面図であるう １・・・ペレット、２・・・ガラスーエポキシ基板、３
・・・銅箔、４・・・接着剤、５・・・ワイヤ、６・・
・半田。 ７・・・リードフレーム、８・・・レジンモールドをパ
ッケージ、８ａ・・・レジンポツティング型パッケージ
、９・・・スルーホール。
図。 Ｋ２図は本発明による半導体装置の他の１つの実施例を
示す断面図であるう １・・・ペレット、２・・・ガラスーエポキシ基板、３
・・・銅箔、４・・・接着剤、５・・・ワイヤ、６・・
・半田。 ７・・・リードフレーム、８・・・レジンモールドをパ
ッケージ、８ａ・・・レジンポツティング型パッケージ
、９・・・スルーホール。
Claims (1)
- １、導電層を形成したベレット取付基板の上にベレット
を取り付け、前記ペレットのポンディングパッドと前記
導電層とをワイヤボンディングにより電気的に接続し、
前記ベレット取付板の前記導電層をリードフレームに接
合してなる牛導体装置つ２、前記導電層がホトエツチン
グにより前記ペレット取付基板上にパターン形成されて
いることを特徴とする特許請求の範囲第１項記載の牛導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206171A JPS5998545A (ja) | 1982-11-26 | 1982-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206171A JPS5998545A (ja) | 1982-11-26 | 1982-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5998545A true JPS5998545A (ja) | 1984-06-06 |
Family
ID=16518976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57206171A Pending JPS5998545A (ja) | 1982-11-26 | 1982-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5998545A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232948A (ja) * | 1986-04-03 | 1987-10-13 | Sumitomo Metal Mining Co Ltd | リ−ドフレ−ム |
| JPS6343354A (ja) * | 1986-08-08 | 1988-02-24 | Nec Corp | 混成集積回路装置 |
| JPS63114150A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 混成集積回路 |
| JPH0278166A (ja) * | 1988-09-13 | 1990-03-19 | Ibiden Co Ltd | 電子部品搭載用基板及び電子部品搭載装置 |
| JPH02278757A (ja) * | 1989-04-19 | 1990-11-15 | Nec Corp | 混成集積回路 |
| US5252784A (en) * | 1990-11-27 | 1993-10-12 | Ibiden Co., Ltd. | Electronic-parts mounting board and electronic-parts mounting board frame |
| US5274197A (en) * | 1990-11-27 | 1993-12-28 | Ibiden Co., Ltd. | Electronic-parts mounting board and electronic-parts mounting board frame |
| US5299097A (en) * | 1992-05-15 | 1994-03-29 | Ibiden Co., Ltd. | Electronic part mounting board and semiconductor device using the same |
| EP0838091A4 (ja) * | 1995-07-03 | 1998-05-06 |
-
1982
- 1982-11-26 JP JP57206171A patent/JPS5998545A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232948A (ja) * | 1986-04-03 | 1987-10-13 | Sumitomo Metal Mining Co Ltd | リ−ドフレ−ム |
| JPH0582977B2 (ja) * | 1986-04-03 | 1993-11-24 | Sumitomo Metal Mining Co | |
| JPS6343354A (ja) * | 1986-08-08 | 1988-02-24 | Nec Corp | 混成集積回路装置 |
| JPS63114150A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 混成集積回路 |
| JPH0278166A (ja) * | 1988-09-13 | 1990-03-19 | Ibiden Co Ltd | 電子部品搭載用基板及び電子部品搭載装置 |
| JPH02278757A (ja) * | 1989-04-19 | 1990-11-15 | Nec Corp | 混成集積回路 |
| US5252784A (en) * | 1990-11-27 | 1993-10-12 | Ibiden Co., Ltd. | Electronic-parts mounting board and electronic-parts mounting board frame |
| US5274197A (en) * | 1990-11-27 | 1993-12-28 | Ibiden Co., Ltd. | Electronic-parts mounting board and electronic-parts mounting board frame |
| US5530204A (en) * | 1990-11-27 | 1996-06-25 | Ibiden Co., Ltd. | Electronic-parts mounting board and electronic-parts mounting board frame |
| US5299097A (en) * | 1992-05-15 | 1994-03-29 | Ibiden Co., Ltd. | Electronic part mounting board and semiconductor device using the same |
| EP0838091A4 (ja) * | 1995-07-03 | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US7288837B2 (en) | Semiconductor device and its writing method | |
| US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
| JPH02502323A (ja) | 集積回路用支持組立体 | |
| JPS5998545A (ja) | 半導体装置 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP3029736B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH0425038A (ja) | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH07297348A (ja) | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6217382B2 (ja) | ||
| JP2745628B2 (ja) | 樹脂封止型半導体装置 | |
| JPS63146453A (ja) | 半導体パツケ−ジおよびその製造方法 | |
| JPH0517709B2 (ja) | ||
| JPS6276661A (ja) | 樹脂封止型半導体装置 | |
| JP2006080350A (ja) | 半導体装置およびその実装構造 | |
| JP2516709B2 (ja) | 複合リ―ドフレ―ム | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS635253Y2 (ja) | ||
| KR0185515B1 (ko) | 칩사이즈의볼그리드어레이 | |
| JPS5998544A (ja) | 半導体装置およびその製造方法 |