JPS5994460A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、薄膜トランジスタの製造方法（で関するもの
である。

従来例の構成とその問題点 従来の薄膜トランジスタの構成の１例を第１図に示す。

ガラス等の絶縁性基板１に数ミクロンから数１０００ミ
クロンの所定の幅と長さとを有するクロム、アルミニウ
ム等の金属から々るゲート電極２が設けらｎており、こ
の電極を覆って厚さ数１ｏｏｏオングストロームの二酸
化シリコン（ＳｉＯｚ）や酸化アルミニウム（Ａｄ２ｅ
５）などからなる絶縁物層３が設けられてとり、上記ゲ
ート電極２上の絶縁物層３表面に硫化カドミウム（Ｃｄ
Ｓ）やセレン化カドミウム（ＣｄＳｅ）等の半導体材料
からなる導電体層４が設けらｒｌこの導電体層４に接し
て数ミクロンから数１ｏミクロンの所定の間隔ヲ隔てて
ソース電極６およびドレイン電極６が設けらｎている。

このように薄膜トランジスタは、ガラス等の非結晶性基
板上への材料の蒸着という方法で大面積に亘って比較的
容易に素子が構成できるため液晶やＥＬ等のディスプレ
イ素子用のスイッチングアレイとして開発が進めらｎて
いる。すなわち、薄膜トランジスタのアレイは、基板上
に配置さ几、かつ表示パネルの全面に亘って構成さ扛る
幾つかの表示セルのうちの特定の表示セルと関連した個
々の表示媒体を制御してそｎをドライブするために用い
られる。

このような目的に用いられるトランシタのドレイン電流
が十分に大きく、かり素子作製時のドレイン電流の大き
さの制御が容易であり再現性が十分にあること及びドレ
イン電流の大きさがパネル全面に亘って均一であること
である。

しかるに、従来の薄膜トランジスタ、例えば導電体層と
して１０００人の厚さのＣｄＳｅ　、絶縁体層として６
０００へのｋ１２０ｓを用いたチャンネル長が１００μ
ｍチャンネル幅が３００μｍからなる薄膜トランジスタ
をドレイン電圧が１０ｖ。

ゲート電圧が１ｏｖで動作させた時、ドレイン電流の大
きさの平均値は１０ロット間で０μ人から３０μに−１
で分散する。又、３０ＭＭ角のパネル中に形成したトラ
ンジスタアレイのドレイン電流の大きさも例えば１ｏμ
Ａから４６μＡ−ｊで分散する。このようなドレイン電
流値の制御性、均一性の悪さは、素子作製時の各種材料
の蒸発条件、熱処理条件のわずかな差や不均一性に起因
するものと考えられる。すなわち、導電体層を形成する
ＣｄＳｅ膜は多結晶膜であり、平均粒径が数１００〜数
１０００への多くの粒子から成り立っている。

その各粒子間にはキャリアの移動を阻止するような界面
電位が存在している。ＣｄＳｅの蒸発条件や熱処理条件
のわずかな変化によシ、これら粒子の粒径や組成が変化
し、したがって界面電位の大きさも変わ、Ｄ）ランジス
タのドレイン電流が変動するわけである。

発明の目的 本発明は、上記従来例の欠点を除去したもので　′あり
、ドレイン電流の大きな安定な薄膜トランジスタを均一
に再現性よく容易に製造できる薄膜トランジスタの製造
方法を提供することを目的とする。

発明の構成 本発明は、上記の目的を達成するため、以下の工程によ
って薄膜トランジスタを製造することを特徴とする。

（ａ）　　ソース、ドレイン、ゲートの各電極を形成し
た薄膜トランジスタの少なくとも半導体層表面を含む領
域に、前記半導体層と同じ導電型の不純物、例えばイン
ジウム（Ｉｒ）、カドミウム（ｃｄ）、アルミニウム（
Ａ６）、ガリウム（（、ａ）又はこれらの元素を含むセ
レン化物、テルル化物。

硫化物の少なくとも１つからなる不純物を付着ず＃１ｆ
ｆ１２ 本発明によれば、まず工程（ａ）におい倚の導電性を有
する半導体層、例えばＣｄＳｅ層を形成する多結晶粒子
間の界面電位を低下させる作用を有するｎ形の導電性を
与える不純物例えばＩｎを半導体層表面に抵抗加熱法に
よる蒸着などで付着形成する。次に工程（ｂ）の熱処理
によって、半導体層表面に付着した付着物を半導体層中
に拡散させる０オ一ジエ電子分光法により測定した結果
によｎば、上記不純物のＣｄＳｅ半導体膜中への粒界拡
散速度はいずれも非常に速く、例えばＩｎの場合には、
１５０°Ｃ，５分間の熱処理で１０００への０ｄＳｅ半
導体膜中の各粒界の界面に十分に拡散しているのが確認
された。このｎ形の導電性を与える不純物は、Ｐ形に反
転していた各粒子の表面電位を補償し、各粒子間の界面
電位を低下させ、トランジスタのドレイン電流を増大さ
せる。さらに界面電位の大きさは、導入する不純物量に
より決定されるので、熱処理条件を制御することにより
所望のドレイン電流を容易に再現性よく得ることができ
る。

実施例の説明 第２図（ａ）　、　（ｂ）は本発明による薄膜トランジ
スタの製造工程の例を示す。第１図に示した従来例と同
様な工程で半導体層４の表面が露出し、かつ半導体層４
にソース５．ドレイン６の各電極が具備さ几ている薄膜
トランジスタを作製する。次に前記半導体層４の露出し
ている表面上にＩｎ、Ａｌ。

ＧａＳ　ｅ等のｎ形の導電性を与える不純物７を抵抗加
熱法による蒸着などで数〜数１０人の厚さに形成する（
第２図（ａ）　）つづいて、前記薄膜トランジスタをア
ルゴンなどの不活性ガスまたは（１０％の水素＋９ｏ％
の窒素）などの還元性ガスもしくは１０Ｔｏｒｒ程度の
真空中で３ｏｏ℃程度の温度で加熱処理を施す。これに
より前記不純物７は半導体膜４中に粒界拡散する（第２
図（ｂ））。

第３図は本発明による半導体層表面からの不純物導入及
びその後の熱処理によって得られるトランジスタの静特
性の変化を定性的に示したものである。熱処理時間が短
かい場合には、ドレイン電流Ｉｄは飽和を示さず大きな
値となり、相互コンダクタンスｇｍは小さい（第３図（
ａ））。熱処理時間が適描であるＩｄ、ｇｍともに大き
くかつＩｄは飽和特性を示す（第３図（ｂ））、過度に
熱処理を施すと、Ｉｄは飽和特性を示すが、その大きさ
はｇｍとともに非常に小さくなる（第３図（Ｃ））。

以下に、ＣｄＳｅ半導体中に不純物としてＧａを導入し
た結果について詳しく述べる。このＧａのゝ導入ばＧａ
または、ＧａＳｅやＧａＴｅ等の材料をＣｄＳｅ表面に
数１ｏ入程度の厚さに形成したものである。トランジス
タのチャンネル長と幅は各々１００μｍと３００μｍで
あり、絶縁体層は５０ｏｏへの厚さのＩＪ２０３である
。

第４図は、このトランジスタを１ｏ％Ｈ２−１−９０％
Ｎ２ガス中、３００℃で熱処理した時の、熱処理時間と
ドレイン電流Ｉｄとの関係を示したものである。熱処理
時間が０〜１０分ではＩｄは１゜ｍＡで一定であるが、
その後、熱処理時間の増加につれてＩｄは減少する。１
２０分の熱処理ではＩｄは２μ人と々すＧａを導入する
前のＩｄにほぼ等しくなる。

第５図は２次イオン質量分析装置により求めた熱処理時
間（温度は３００℃）と半導体層中のＧａ量との関係を
示す図である。熱処理時間の増加につれてＧａ量は減少
してゆくのが明確にわかる。

すなわち第６図に示すように熱処理時間が１０分までは
半導体層中に粒界拡散によシ導入されたＧａｓは各Ｃｄ
Ｓｅ粒子９の間に多量に存在する（第６図（ａ））。こ
の場合には、トランジスタのドレイン電流Ｉａは、この
金属Ｇａ層を伝って流れるため大きな値を示し、かつｇ
ｍが小さくなる。この多量に導入されたＧａは３００℃
程度の熱処理を続けることにより表面よシ除去に再蒸発
もしくは表面の吸着酸素や水分がシンクになり半導体層
中より減少してゆく。３ｏ分から６０分程度の熱処理で
は、Ｇａ層は非常に薄くなシ（第６図（ｂ））ＣｄＳｅ
粒子の界面電位を低下させる効果のみを有し、それ自身
を介しての伝導はほとんどなくなる。この時には、トラ
ンジスタはＣｄＳｅの電気伝導で決まる特性を有し、工
ｄは飽和特性を示し、相互コンダクタンスｙ−ｍも大き
くなる。又この時にはＣｄＳｅ・　膜の移導度は２００
　ＣＩＩＬ／　ｖ　−ｓ　と非常に太きくなシ、Ｇａが
ＣｄＳｅ粒子間の界面電位を下げてキャリアの伝導を容
易にしている様子かうかがわｎる０更に長時間の熱処理
を施こすと導入したＧａがほとんど全てＣｄＳｅ粒子の
界面から抜けでてしまって界面電位は高くなる（５ｇ６
図Ｃ）、このためトランジスタのＩｄは非常に小さく々
る０以上、本発明の１実施例としてＧａを不純物とする
場合について述べたがＣｄ、Ａｌ、Ｉｎについても同様
の傾向を示す。但し同じＩｄを示すための不純物の熱処
理時間がＧａの場合に比べて異なってくる。これは各材
料のＣｄＳｅ中への拡散係数、融点の違いによるもので
ある。

また、この半導体層表面よりの不純物拡散工程は所望の
Ｉｄになるまで何度でも繰返し行なうこ― とができるという特徴も有している０このため、良品の
歩留り率が大幅に向上した。またパネル中のＩｄが小さ
い一部分にのみこの不純物拡散工程を導入することもで
きる。これによりパネル中のＩｄの均一性も大幅に向上
するという利点をも有している。

発明の効果 以上のように、本発明の薄膜トランジスタの製造方法は
、ソース、ドレイン、ゲート電極を形成した後、半導体
層中に不純物を拡散してゆくために、トランジスタの緒
特性を測定しながら最適な熱処理を付加してゆける０そ
のために、トランジスタのドレイン電流値の制御を非常
に容易に行うことができ、かつパネル中の工ｄの均一性
も大幅に向上させることができるという格別の効果が奏
される。

【図面の簡単な説明】

第１図は従来の薄膜トランジスタの製造方法を説明する
ための図、第２図（ａ）　、（ｂ）は本発明の実施例の
薄膜トランジスタの製造方法を説明するための図、第３
図（ａ）　、　（ｂ）　、　（Ｃ）は本発明の薄膜トラ
ンジスタの製造方法によって得られるトランジスタの特
性を示す図、第４図は同トランジスタにおける不純物の
熱処撞時間とドレイン電流との関係を足回トランジスタ
における半導体層中のＣｄＳｅ粒子とＧａとの様子を定
性的に示す図である。 ２・・・・・・ゲート電極、４・・・・・・半導体層、
５・・・・・・ソース電極、６・・・・・・ドレイン電
極。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 ｔａノ （ｂ） 第３図 第４図 θ　　　　　　　　　！？θ ダ釈λ外理時Ｍｉ（介） 第５図 然郊（度時屑（わ

Claims (3)

【特許請求の範囲】
1. （１）基板上にゲート電極、絶縁層、ドレイン電極およ
   びソース電極と接続された半導体層を順次形成する工程
   ネ、少なくとも前記半導体層の表面を含む領域に前記半
   導体層と同一の導電形を与える不純物を付着する工程、
   前記不純物を前記半導体層中全域に所定の量だけ拡散す
   るだめの熱処理工程を含むことを特徴とする薄膜トラン
   ジスタの製造方法。
2. （２）半導体層が硫化カドミウム、セレン化カドミウム
   の単体もしくはこれらの混合体を主成分とするＩＩ−Ｖ
   ｌ族化合物半導体であり、不純物がインジウム、カドミ
   ウム、アルミニウム、ガリウムの単体もしくはこれらの
   混合体、もしくはそのセレン化物、硫化物、テルル化物
   であることを特徴とする特許請求の範囲第１項記載の薄
   膜トランジスタの製造方法。
3. （３）熱処理工程を非酸化性雰囲気中で行うことを特徴
   とする特許請求の範囲第１項記載の薄膜トランジスタの
   製造方法。