JPS5992573A - 絶縁ゲ−ト形電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、絶縁ゲート形電界効果トランジスタの微細化
にともなって顕著になるソースドレイン間の耐圧低下な
らびに短チヤネル効果を防ぐことのできる絶縁ゲート形
電界効果トランジスタ（ＭＩＳ形トランジスタ）の製造
方法に関する。

従来例の構成とその問題点 ＭＩＳ形トランジスタ、特に、ゲート絶縁膜が酸化膜で
あるＭＯ８形トランジスタは、大規模集積回路の主要構
成要素であり、このＭＯ８形トランジスタの特性の良否
によって大規模集積回路の性能が大きく支配される。

近年、大規模集積回路の高集積化に対する取り組みが活
発になり、これにつ、れて、集積化されるＭＯ８形トラ
ンジスタが微細化される方向にある。

３ページ また、大規模集積回路の製造プロセスも、アルミニウム
をゲート電極材料として用い、このゲート電極の形成よ
りもドレインならびにソース領域の形成を先行させる非
自己整合（ノンセルフアライメント）方式のプロセスか
ら、多結晶シリコンなどの高融点材料でゲート電極を形
成したのち、これをマスクとして用いてドレインならび
にソース領域を形成する自己整合（セルフアライメント
）方式のプロセスへと切り換りつつある。さらに、ドレ
インならびにソース領域を形成するための半導体基板内
への不純物の導入方法も、周知の熱拡散方法にかわって
イオン注入方法が広く採用されるに至っている。

ところで、ゲート電極として多結晶シリコンを　用いる
とともに、ドレイン領域ならびにソース領域形成のだめ
の不純物導入をイオン注入法によって行うようにした従
来のセルフアライメント方式によるＭＯ８形トランジス
タの製法は、第１図ならびに第２図で示すようなもので
あった。

すなわち、第１図で示すように、−導電型のシリコン基
体１の上面に、二酸化ケイ素（８ｉ０２）あるいは窒化
ケイ素（Ｓｆａ４）などからなるゲート絶縁膜２と多結
晶シリコンゲート電極３を形成したのち、矢印で示すよ
うに、シリコン基体１に対して、これとは逆導電形の不
純物イオンを注入し、イオン注入層４および６を形成す
る。こののち、９００〜１０００℃の熱処理を施すこと
によって、注入不純物イオンのドライブインを行う。第
２図は、上記の熱処理を施したのちの状態を示す図であ
り、この熱処理によってドレイン領域６ならびにソース
領域７が形成される。

この方法では、第１図で示しだように、イオン注入層４
と６が多結晶シリコンゲート電極３をマスクとしたイオ
ン注入によって形成されるため、その端部と多結晶シリ
コンゲート電極３の端縁との位置関係は、はぼ一致する
。ドレイン領域６とソース領域７は、このような位置関
係にあるイオン注入層４と６からの不純物拡散で形成さ
れるため、両頭域は第２図で示したように、多結晶シリ
コンゲート電極３の端縁からその下方へ向って水５ベー
：゛ 平方向に所定の長さく拡散深さとほぼ等しい長さ）１１
だけ延びたものとなる。したがって、多結晶シリコンゲ
ート電極３のパターン幅を１とすると、本来、この長さ
ｌと等しい長さであるべき実効チャネル長は、パターン
幅！よりも２右だけ短いものとなる。

この実効チャネル長の短縮は、ゲート電極のパターン幅
が比較的広い範囲ではＭＯ８形トランジスタの特性には
影響しない。しかしながら、大規模集積回路の高集積化
が進むことによってＭＯ８形トランジスタが微細化し、
ゲート電極のパターン幅が狭くなると、実効チャネル長
の短縮がＭＯ８形トランジスタの特性に影響するところ
となり、ドレインソース間耐圧の低下あるいは短チヤネ
ル効果があられれる。

このように、従来の方法では、ドレイ／ならびにソース
領域を形成するための不純物の拡散処理工程で生じる横
方向拡散により、特性が損われる不都合があった。

発明の目的 ６ページ 本発明は、ＭＩＳ形トランジスタのドレイン領域ならび
にソース領域を形成するにあたり、これらの領域がゲー
ト電極直下まで延びることを防ぎ、ＭＩＳ形トランジス
タが微細化され、ゲート電極幅が狭くなっても、ドレイ
ンソース間の耐圧の低下あるいは短チヤネル効果が生じ
ることの製造方法の提供を目的とするものである。

発明の構成 本発明の絶縁ゲート形トランジスタの製造方法は、−導
電形の半導体基板上にゲート絶縁膜ならびにゲート電極
を形成したのち、回転塗布法でケイ素のオキシ誘導体層
を塗布形成し、さらに、塗布形成したケイ素のオキシ誘
導体層の形成面側からドレイン領域およびソース領域形
成用の不純物をイオン注入して前記半導体基板内にイオ
ン注入層を形成し、次いで、加熱処理を施してドレイン
領域ならびにソース領域を形成するものであり、本発明
によれば、ケイ素のオキシ誘導体膜の厚みがゲート電極
の側面部において厚くなるため、この直下にはイオン注
入層が形成されず、このため７／、− 最後に施されるドライブインのだめのカロ熱処理で横方
向に不純物が拡散しても、その拡散前面がゲート電極の
下部にまで大きくのびることがなく、ゲート電極のパタ
ーン幅とほぼ等しい実効チャネル長が得られる。

実施例の説明 第３図〜第５図は、本発明の製造方法により、ＭＩＳ形
トランジスタを製造する過程を説明するだめの図である
。

第３図は、従来の方法と同様の方法で、シリコン基体１
の上にゲート絶縁膜２と多結晶シリコンゲート電極３を
形成したのち、ケイ素のオキシ誘導体層、たとえばシラ
７−　ル（ＨｎＳｉ　（ＯＨ）４−４　）層８を回転塗
布法で塗布形成したのちの状態を示す。

この方法で用いるシラノール塗布液は、シラノールをア
ルコールに溶解させたものであるためその粘度は極めて
低く、図示するように、ゲート酸化膜２ならびに多結晶
シリコンゲート電極３の上面には、均一な厚みで薄く形
成される。しかしながら、多結晶シリコンゲート電極３
の側面部分は、シラノールの回転塗布時にシラノール塗
布液の溜り場を形成する。このため、回転塗布されたシ
ラノール層８の厚みは、点線枠ムで示す多結晶シリコン
ゲート電極３の側面近傍で厚くなり、しかも、その厚み
は多結晶シリコンゲート電極３の側面部で最も厚く、こ
こから離れるにしたがって次第に薄くなる。このように
してシラノール層８を形成したのち、約９００℃の温度
で２０分間程度の熱処理を施す。この熱処理によって、
シラノール層８は二酸化ケイ素（ｓｉＯＺ）膜となる。

第４図は、以上の処理を受けだシリコン基体１に、これ
とは逆導電形の不純物をイオン注入することにより、ド
レイン領域ならびにソース領域を形成するだめのイオン
注入層を形成する状態を示す図であり、図中９がシラノ
ール層を熱処理して形成しだＳｉＯ２膜である。不純物
イオンの注入は、矢印で示すように５ｉ０２膜９の形成
面側から行う。

ところで、イオン注入された不純物イオンの濃度が最大
となる表面からの距離は、不純物イオンの加速電圧によ
って定まる。したがって、図示した９ベージ゛ ように５ｉ０２膜９によってシリコン基体１上のＳｉＯ
２膜厚が変化している場合には、一様な厚みのイオン注
入層は形成されず、イオン注入層４と６は、多結晶シリ
コンゲート電極３に近い側の端部において、５１０２膜
９の厚みの変化の影響を受け、多結晶シリコンゲート電
極３の方向へ向って次第に薄くなる。勿論、不純物イオ
ンの濃度も次第に低くなる。そして、シリコン基体上の
５ｉ０２膜厚が所定の厚みｔを超えたところでは、シリ
コン基体内への不純物イオンの注入は阻止される。この
ようにして、イオン注入層４と５を形成したのち、約９
００　℃の温度で３０分間程度の熱処理を施すことによ
り、注入不純物イオンのドライブインを行う。

第５図は、この処理の後の状態を示す図であり、ドレイ
ン領域６ならびにソース領域７が形成される。このよう
にして形成される両領域も、従来と同様にイオン注入層
から多結晶ゲート電極３の方向へ向う横方向拡散により
、この方向へ延びてはいるが、第４図で示したように、
イオン注入層４１０、、−ジ と６の端部が多結晶シリコンゲート電極３の側面よりも
外方に位置し、しかも、この部分の不純物イオンの濃度
が低いため、多結晶シリコンゲート電極３の下部にまで
大きくのびることはない。この結果、形成されるＭＩＳ
形トランジスタの実効チャネル長は、多結晶ゲート電極
のパターン幅とほぼ等しい値になる。

以上、−例をもって本発明の製造方法について説明した
のであるが、ゲート電極材料として多結晶シリコンにか
えてタングステン、モリブデンなどの高融点金属材料を
用いること、あるいは、これらのケイ化物を用いること
、回転塗布液に燐、ホウ素あるいはヒ素などを含ませる
こと、さらに回転塗布により形成したケイ素のオキシ誘
導体に対する加熱処理を省くことなどの変更を施しても
、同様の結果を得ることができる。

発明の効果 本発明の製造方法によれば、ゲート電極のパターン幅と
ほぼ等しい実効チャネル長を持ち、しかも、ゲート電極
の側面直下近傍のドレイン領域部１１４゜−１・ 分ならびにソース領域部分の不純物濃度が最も低く、こ
の部分からはなれるにつれて次第に高くなり、所定の部
分からほぼ一定値となる横方向の不純物濃度分布をもつ
ドレイン領域とソース領域の作り込まれたＭＩＳ形トラ
ンジスタを形成することができる。このため、超高集積
度の大規模集積回路の製造に本発明の製造方法を適用す
るならば、ＭＩＳ形トランジスタの微細化にともない表
面化するドレインソース間耐圧の低下あるいはショート
チャル効果を効果的に防ぐことが可能になり、高品質の
大規模集積回路を実現できる。

【図面の簡単な説明】

第１図〜第２図はセルフアライメント方式によるＭＯ８
形トランジスタの従来の製造方法を説明するだめの図、
第３図〜第５図は、本発明の製造方法を説明するだめの
断面図である。 １・・・・・・シリコン基体、２・・・・・・ゲート絶
縁膜、３・・・・・・多結晶シリコンゲート電極、４，
５・・・・・・イオン注入層、６・・・・・・ドレイン
領域、７・・・・・・ソース領域、８・・・・・・シラ
ノール層、９・・・・・・シラノール層を熱処理して形
成した二酸化ケイ素膜１、代理人の氏名　弁理士　中　
尾　敏　男　はが１名第１図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 （１）−導電形の半導体基板上にゲート絶縁膜ならびに
   ゲート電極を形成したのち、回転塗布法でケイ素のオキ
   シ誘導体層を形成し、さらに、同ケイ素のオキシ誘導体
   層の形成面側からドレイン領域およびソース領域形成用
   の不純物をイオン注入して前記半導体基板内にイオン注
   入層を形成し、次いで加熱処理を施してドレイン領域な
   らびにソース領域を形成することを特徴とする絶縁ゲー
   ト形電界効果トランジスタの製造方法。 翰）　ケイ素のオキシ誘導体層がシラノールであること
   を特徴とする特許請求の範囲第１項に記載の絶縁ゲート
   形電界効果トランジスタの製造方法。 （３）ケイ素のオキシ誘導体層の形成と不純物のイオン
   注入処理との間に、前記ケイ素のオキシ誘２ページ 導体層を二酸化ケイ素膜に変換する加熱処理を施すこと
   を特徴とする特許請求の範囲第１項に記載の絶縁ゲート
   形電界効果トランジスタの製造方法。