JPS5986334A - 複数周波数発振器 - Google Patents
複数周波数発振器Info
- Publication number
- JPS5986334A JPS5986334A JP57195348A JP19534882A JPS5986334A JP S5986334 A JPS5986334 A JP S5986334A JP 57195348 A JP57195348 A JP 57195348A JP 19534882 A JP19534882 A JP 19534882A JP S5986334 A JPS5986334 A JP S5986334A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- count
- output
- frequency
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/141—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted the phase-locked loop controlling several oscillators in turn
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、複数の周波数（固定であることに限らない）
を同時に発振するための複数周波数発振器に係り、特に
フェーズ・ロックド・ループ（ＰＬＬ）を用いた発振器
に関する。
を同時に発振するための複数周波数発振器に係り、特に
フェーズ・ロックド・ループ（ＰＬＬ）を用いた発振器
に関する。
従来のＰＬＬを用いた周波数発振器の基本構成は第１図
に示すように、電圧制御発振器１４の出力１３をカウン
トダウン制御信号１１に従ってカウントダウン部１２に
より逓減した信号１８と、基準発振器１５の出力１７と
が位相検波部１６によシ、位相比較され両者が同一位相
になるように制御電圧１９がＶＣＯ１４に印加されるよ
うに構成される。これにより、カウントダウンをｌ ／
ｎとすると、ＶＣＯ１４の出力１３は、基準周波数のｎ
倍として得られる。この発振器は発振周波数が安疋で、
しかも、可変であるという利点を有している。
に示すように、電圧制御発振器１４の出力１３をカウン
トダウン制御信号１１に従ってカウントダウン部１２に
より逓減した信号１８と、基準発振器１５の出力１７と
が位相検波部１６によシ、位相比較され両者が同一位相
になるように制御電圧１９がＶＣＯ１４に印加されるよ
うに構成される。これにより、カウントダウンをｌ ／
ｎとすると、ＶＣＯ１４の出力１３は、基準周波数のｎ
倍として得られる。この発振器は発振周波数が安疋で、
しかも、可変であるという利点を有している。
しかるに、このＰＬＬ発振器を用いて、複数の周波数を
同時に発生させるような、例えば電子楽器などの場合、
第１図の構成の発振器全体を、発振周波数の数だけ用意
する必要があった。このためカウントダウン部の制御入
力は複数個必要になり、例えばシリアル出力しか無いよ
うな制御器で直接制御する事は不可能であった。また、
ｖＣＯ出力が高周波になると、カライトダウン部は大電
流制御を必要とし、複数個用意すると、その電流消費は
全体の電流消費の大手を占めるようになる。このため、
発熱量も多くなり、信頼性の低下の原因となっていた。
同時に発生させるような、例えば電子楽器などの場合、
第１図の構成の発振器全体を、発振周波数の数だけ用意
する必要があった。このためカウントダウン部の制御入
力は複数個必要になり、例えばシリアル出力しか無いよ
うな制御器で直接制御する事は不可能であった。また、
ｖＣＯ出力が高周波になると、カライトダウン部は大電
流制御を必要とし、複数個用意すると、その電流消費は
全体の電流消費の大手を占めるようになる。このため、
発熱量も多くなり、信頼性の低下の原因となっていた。
このため、構成要素が少なく、電流消費量も少なく、更
にカウントダウン制御部が、シリアル制御でできるよう
な発振器が望まれていた。
にカウントダウン制御部が、シリアル制御でできるよう
な発振器が望まれていた。
本発明は上述した点にかんがみカウントダウン部の制御
信号がシリアル信号であることが可能であり、大電流を
消費する部分を少くして、発熱量を大幅に減少する複数
周波数発振器を提供することを目的とする。
信号がシリアル信号であることが可能であり、大電流を
消費する部分を少くして、発熱量を大幅に減少する複数
周波数発振器を提供することを目的とする。
〔発明の概要〕
本発明はＰＬＬ発振器の構成要素の内、ＶＣＯのみを発
振周波数だけ用意し、カウントダウン部。
振周波数だけ用意し、カウントダウン部。
位相検波部、基準周波数発振部は共通とし、て、ｖＣＯ
への制御信号’、 ｖｃｏの出力信号およびカウントダ
ウン部の制御信号を同期して同時に切シ替える構成を有
し、ＶＣＯ制御入力は、入力信号が途絶えても電圧を保
持するように容量を付加しである。
への制御信号’、 ｖｃｏの出力信号およびカウントダ
ウン部の制御信号を同期して同時に切シ替える構成を有
し、ＶＣＯ制御入力は、入力信号が途絶えても電圧を保
持するように容量を付加しである。
以下、本発明を図面を参照して詳細に説明する。
第２図は本発明の一実施例を示すものである。同図にお
いて（２８１−（３＋１は各周波数を発振させるための
ｖＣＯである。例えば（至）のｖｃｏ −ｉは制御入力
信号（（ト）によって高周波発振信号ａ４を出力する。
いて（２８１−（３＋１は各周波数を発振させるための
ｖＣＯである。例えば（至）のｖｃｏ −ｉは制御入力
信号（（ト）によって高周波発振信号ａ４を出力する。
この出力ｃ１４は高周波ス人ツチ（２３１を経由してカ
ウントダウン部（２邊に入力される。このカウントダウ
ン部は、信号（２１）によって逓減比が決定され、逓減
信号（４２１が位相検波部（４啼に入力され、基準発撮
器（４りの出力（４４）と位相比較され、同期させるよ
うな制御信号（鉤を出力する。この制御信号（４ｆｌは
、スイッチ＋４１を経由してＶＣＯに印加され、ループ
を形成する。ここでカウントダウン部の制御入力（２１
）と、高周波スイッチ（２階およびスイッチ＋４０の切
替信号は同期しておシ、例えばｖｃｏ−１（２８１が選
ばれた時、高周波スイッチ（至）およびスイッチｔ４１
は、ＶＣＯ−１（２１を選択するように切シ替り、同時
にカウントダウン部の制御人力Ｑυも、ｖｃｏ −ＩＧ
！ｌが発振すべき周波数に対応した逓減比が設定される
ような制御信号を入力する。
ウントダウン部（２邊に入力される。このカウントダウ
ン部は、信号（２１）によって逓減比が決定され、逓減
信号（４２１が位相検波部（４啼に入力され、基準発撮
器（４りの出力（４４）と位相比較され、同期させるよ
うな制御信号（鉤を出力する。この制御信号（４ｆｌは
、スイッチ＋４１を経由してＶＣＯに印加され、ループ
を形成する。ここでカウントダウン部の制御入力（２１
）と、高周波スイッチ（２階およびスイッチ＋４０の切
替信号は同期しておシ、例えばｖｃｏ−１（２８１が選
ばれた時、高周波スイッチ（至）およびスイッチｔ４１
は、ＶＣＯ−１（２１を選択するように切シ替り、同時
にカウントダウン部の制御人力Ｑυも、ｖｃｏ −ＩＧ
！ｌが発振すべき周波数に対応した逓減比が設定される
ような制御信号を入力する。
このようにｖｃｏ −ｉからＶＣＯ−Ｎは、それぞれ短
時間ずつＰＬＬループを構成し、その他の時間にはルー
プ外で独自に発振をする構成となる。とのとき各ＶＣＯ
の制御電圧が大きく変化しないように、入力に容量４３
２．（至）、Ｇ４）を付加しておく事によ勺、一度印加
した電圧をしばらく保持するように構成する。
時間ずつＰＬＬループを構成し、その他の時間にはルー
プ外で独自に発振をする構成となる。とのとき各ＶＣＯ
の制御電圧が大きく変化しないように、入力に容量４３
２．（至）、Ｇ４）を付加しておく事によ勺、一度印加
した電圧をしばらく保持するように構成する。
このような本発明の構成によれば、大電流を消費し、発
熱の原因となり、それによって信頼性低下の要因となる
カウントダウン部を共通化することによって構成部品も
少く、発熱も少く、信頼性は著しく向上する。また、カ
ウントダウン部の制御信号はシリアル入力なので、例え
ばコンピュータ制御などの場合、一本の信号線のみで良
く、配線の煩雑さ信頼性低下の要因から免れることがで
きる。
熱の原因となり、それによって信頼性低下の要因となる
カウントダウン部を共通化することによって構成部品も
少く、発熱も少く、信頼性は著しく向上する。また、カ
ウントダウン部の制御信号はシリアル入力なので、例え
ばコンピュータ制御などの場合、一本の信号線のみで良
く、配線の煩雑さ信頼性低下の要因から免れることがで
きる。
前記実施例においてはＶＣＯの制御入力に容量を設けた
が、ラッチ回路々ど他の電圧保持回路に置き換えること
もできる。また各スイッチの切り替え信号を内部で作シ
出し、外部に対して切シ替えリクエストの形で出力する
よう構成することも可能である。
が、ラッチ回路々ど他の電圧保持回路に置き換えること
もできる。また各スイッチの切り替え信号を内部で作シ
出し、外部に対して切シ替えリクエストの形で出力する
よう構成することも可能である。
【図面の簡単な説明】
第１図は、従来の単−周波数発振用Ｔ’ＬＬ発振回路を
示す図、第２図は、本発明に係る複数周波数発振器の構
成図である。 ２１・・・カウントダウン部制御入力
示す図、第２図は、本発明に係る複数周波数発振器の構
成図である。 ２１・・・カウントダウン部制御入力
Claims (1)
- 複数の電圧制御発振器と、これら発振器の発振出力のう
ちの任意のひとつを切り替え信号により選択的に取り出
す切替手段と、この切替手段により収り出された発振出
力を制御信号に応じ任意の逓減比でカウントダウンする
手段と、このカウントダウンされた信号を基準周波数信
号と位相比較する位相比較検波回路と、この位相比較検
波回路の出力を前記発振出力が収り出された電圧制御発
振器に制御信号として供給する手段と、この手段により
供給された制御信号電圧を保持する。よう前記複数の電
圧制御発振器の制御入力端に接続された４圧保持回路と
を備え、前記カウントダウン手段への制御信号を、前記
切り替え信号と同期して切り替えて逓減比を可変するよ
うに構成したことを特徴とする複数周波数発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195348A JPS5986334A (ja) | 1982-11-09 | 1982-11-09 | 複数周波数発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195348A JPS5986334A (ja) | 1982-11-09 | 1982-11-09 | 複数周波数発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986334A true JPS5986334A (ja) | 1984-05-18 |
Family
ID=16339667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57195348A Pending JPS5986334A (ja) | 1982-11-09 | 1982-11-09 | 複数周波数発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294936A (ja) * | 1985-06-21 | 1986-12-25 | Nec Corp | シンセサイザ− |
-
1982
- 1982-11-09 JP JP57195348A patent/JPS5986334A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294936A (ja) * | 1985-06-21 | 1986-12-25 | Nec Corp | シンセサイザ− |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10303747A (ja) | 複数周波数帯域ｐｌｌ周波数シンセサイザ | |
| US5663687A (en) | LSI with built-in clock generator-controller for operation with low power dissipation | |
| EP0766404A2 (en) | Clock generator utilizing phase locked loop circuit | |
| US20020041214A1 (en) | PLL circuit | |
| JPS5986334A (ja) | 複数周波数発振器 | |
| JP2758443B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JP2001230667A (ja) | 位相調整回路 | |
| JPH10336027A (ja) | クロック発生器 | |
| JPH10271001A (ja) | 発振制御装置 | |
| JP2830815B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH0329421A (ja) | 位相同期ループ | |
| JPH0434589Y2 (ja) | ||
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JP2001077690A (ja) | クロック供給装置及び方法 | |
| JPH10224215A (ja) | 半導体装置 | |
| JPH10261956A (ja) | クロック生成回路 | |
| KR100244434B1 (ko) | 위상 고정 루프 | |
| JPH06244719A (ja) | 周波数シンセサイザ | |
| JPH09153797A (ja) | Ｐｌｌ回路 | |
| JPH03206773A (ja) | Ｐｌｌ出力切替装置 |