JPS5984531A - 電子部品取付装置 - Google Patents

電子部品取付装置

Info

Publication number
JPS5984531A
JPS5984531A JP57194714A JP19471482A JPS5984531A JP S5984531 A JPS5984531 A JP S5984531A JP 57194714 A JP57194714 A JP 57194714A JP 19471482 A JP19471482 A JP 19471482A JP S5984531 A JPS5984531 A JP S5984531A
Authority
JP
Japan
Prior art keywords
pellets
pellet
recognition
wafer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57194714A
Other languages
English (en)
Inventor
Michiaki Furukawa
古川　道明
Keiichi Anjo
安生　恵一
Hisaaki Yamashita
尚昭 山下
Yuko Ozaki
尾崎　有功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Hitachi Ome Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd, Hitachi Ome Electronic Co Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP57194714A priority Critical patent/JPS5984531A/ja
Publication of JPS5984531A publication Critical patent/JPS5984531A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子部品取付装置に関するものである。
従来、たとえば集積回路（ＩＣ）や大規模集積回路（Ｉ
、Ｓ工）のペレット全リードフレームまたは基板の如き
ペレット取付面に固着する場合、クエへからダイシング
によシ個々のペレットに分割さｎかり金属顕微鏡で選別
された良品ペレットのみがトレー上に並べら扛てお９、
そのトレー上の良品ペレットをベレット付は機でリード
フレームｌたは基板の所定位置に搬送して固着している
。
したがって、１ウエハ内に藪品種組み込１ｎている組マ
スク品の場合、ｌずダイソータにて、カセントテープか
らウェハ検査データ、品種を読み取り、品種別にペレッ
トヲトレーに取シ出丁。次にその品種に分けられたトレ
ー毎に金属顕微鏡にてペレットの欠陥有無音検査し、不
良品を取り出し、良品會丁き間のないように並べ直丁。
さらに、そのトレー上ペレット付機にセットし、！Ｊ−
）’フレーム１７２：は基板の所定位置にペレットの固
着を行なう。
このように、従来技術では、複雑でかつ時間の要する作
業を行なわねばならない欠点があった。
また、マスタースライス方式によるペレットの場合、品
１１間違い中子い欠点もあった。
本発明の目的は、前記従来技術の欠点を解消し、電子部
品の搬送時に予め電子部品の有無、品種、欠陥の有無等
全判別し、良品のみヶ選択して所定位置に取り付けるこ
とのできる電子部品取付装置を提供することにある。
以下、本発明ケ図面に示す一実施タリにしたがって肝Ｉ
ＩＫ曲ミ明する。
第１図は本発明による電子部品取付装置の一実施列全示
す概略説明図であり、本発明をペレット付は機に通用し
た場合のペレット認識状態を示すものである。
この実施列において、ペレット３は治−ＸｉＱ上にウェ
ハを貼シ付けてダイシングすることにより個々に分割さ
れて粘る。ウェハの上方には、ペレット３の有無、ペレ
ット３の品種、バントマークの有無、欠陥の有無ケ認識
、判別するための認識機構を構成する認識用カメラ４が
設けらｎている１１こ、認識機構は認識用テレビ５も有
し、葛らに前記開織用カメラ４および認識用テレビ５管
制御する制御装置としてのコンピュータ６を備えてｂる
。
第２図は、第１図に示す認識機ｖＩを用いて選び出され
た良品ペレットをピンクアップする状態を示す部分断面
図である。この場合、マスキングテープ２の中央部の下
方には、良品ペレット３を吸着搬送のために突き上げる
ピンクアンプ針７が設けられている。一方、良品ペレッ
ト３をマスキングテープ２上から被取付物である牛導体
装置のセラミックパッケージ９のペレット取付面に吸着
搬送するためのコレット８が水平方向および垂直方向へ
の移動可能に設けられている。
次に、本実施列の′作用につ込て説明する。
１ず、治具１にマスキングテープ２を接着し、その上に
ウェハを貼シ付はダイシングする。その状態の１１ベレ
ント付は機にセントされ、ペレット３は認識用カメラ４
、認識用テレビ５およびそｎら全制御するコンピュータ
６にてペレットの有無、ペレットの品ａｔ−ｅ識し、所
定の品種ペレット３を選出する。次に、予め与えらｎた
プログラムに、１ｍ、Ｑバンドマークの有無、ペレット
欠陥の有無を判別し、所定品種良品ペレット３會選出す
る。
その後、前記の如くして選出芒れた良品ペレット３をピ
ンクアップ針７で突き上け、その良品ベレン）３にコレ
ット８で真空吸着し、セラミックパッケージ９の所定位
置に搬送し、第３図に示す工うにコレット８でペレット
３をペレット取付面に対してスクラブすることにニジ、
ペレット３をセラミックパッケージ９の所定位置に固着
する。
本実施ρすにＪ：ｔ′Ｌば、認Ｒ機構を設けることにょ
シ、一般的に英字と数字からなる品株名が判別でき、そ
の上、ペレット有無及びウェハでの電気特性検査での不
艮全示すバンドマークの有無が判別できる。また２値化
レベルおよび認識カメラの倍率を変更することでペレッ
ト欠陥を判断することができる。
これらの機能によυダインート、ペレット選別、ペレッ
ト付けを同一装置にて行うことができ、またペレット付
はする品種の間違いがなくなる。
なお、ベレント供給扛マスキングテープに貼ｐ付けた状
態のみならずペレットトレーにて行なっても良いことは
言うｌでもない。ペレット付けは１ペレント／ハツケー
ジのみで々く、マルチチップやハイブリッドにも用いる
ことができ、１だペレット付は方式はＡｕ−８Ｌ共晶、
Ａｇペースト、ガラス等、方法の如何を問わない。
なお、本発明はペレット付けのみならず、たとえば池の
各種電子部品全基板に搭載する場合等にも応用できる。
以上説明し′ｆｃように、本発明によｎば、電子部品の
有無、品種、欠陥の有無等の認識、判別が可能であるの
で、電子部品の選別から被取付面への取付けｌで１台の
装置で自動的に行なうことができる。
【図面の簡単な説明】
第１図は本発明ｔペレント伺は機に応用したー実施列ｔ
ベレント認識状態で示す概略説明図、第２図はペレット
のピンクアンプ状態會示す部分断面図、 第３図にベレット付は状態を示す部分断面図である。 ３・・・ベレツト、４・・・認識用カメラ、５・・・認
識用テレビ、６・・・コンピュータ、８・・・コレツト
、９・・・セラミックパッケージ。 第　　１　　図 第　　２　図 第　　３　図 １４７

Claims (1)

    【特許請求の範囲】
  1. １．１！子部品を取付位置に搬送して取ル付ける電子部
    品取付装置にお込て、電子部品の有無、品種、あるいは
    欠陥の有無等を判別する認識機構含有すること’ｔ−％
    徴とする電子部品取付装置。 ２、認識機構か、認識用カメラ、認識用テレビおよびそ
    の制御装置からなることを特徴とする特許請求の範囲第
    １項記載の電子部品取付装置。 ３６　　電子部品が、ウェハから分割ちれたペレットで
    あシ・、認識用カメラがウェハ上に般けらｎることを特
    徴とする特許請求の範囲第２項記載の電子部品取付装置
    。 ４、電子部品が、トレー上に収納δ扛たペレットであり
    、１識用カメラがトレー上に設けらｎることｔ特徴とす
    る特許請求の範囲第２項記載の電子部品取付装置。
JP57194714A 1982-11-08 1982-11-08 電子部品取付装置 Pending JPS5984531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57194714A JPS5984531A (ja) 1982-11-08 1982-11-08 電子部品取付装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57194714A JPS5984531A (ja) 1982-11-08 1982-11-08 電子部品取付装置

Publications (1)

Publication Number Publication Date
JPS5984531A true JPS5984531A (ja) 1984-05-16

Family

ID=16329023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57194714A Pending JPS5984531A (ja) 1982-11-08 1982-11-08 電子部品取付装置

Country Status (1)

Country Link
JP (1) JPS5984531A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276728A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体ペレツトマウント装置
JPS6358900A (ja) * 1986-08-28 1988-03-14 富士通株式会社 Ｉｃインサータへのｉｃ供給装置
JPH01161485A (ja) * 1987-12-17 1989-06-26 Nichiden Mach Ltd 微小ワーク片の認識方法
JPH01220450A (ja) * 1988-02-29 1989-09-04 Nec Corp 半導体ペレットのマウント方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276728A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体ペレツトマウント装置
JPH0812879B2 (ja) * 1985-09-30 1996-02-07 株式会社東芝 半導体ペレットマウント装置
JPS6358900A (ja) * 1986-08-28 1988-03-14 富士通株式会社 Ｉｃインサータへのｉｃ供給装置
JPH0553319B2 (ja) * 1986-08-28 1993-08-09 Fujitsu Ltd
JPH01161485A (ja) * 1987-12-17 1989-06-26 Nichiden Mach Ltd 微小ワーク片の認識方法
JPH01220450A (ja) * 1988-02-29 1989-09-04 Nec Corp 半導体ペレットのマウント方法
JPH0821600B2 (ja) * 1988-02-29 1996-03-04 日本電気株式会社 半導体ペレットのマウント方法

Similar Documents

Publication Publication Date Title
US3811182A (en) Object handling fixture, system, and process
JPH07509351A (ja) 回路ダイスをウエーハから分離するための方法および装置
KR20120120125A (ko) 시각 시스템을 구비한 웨이퍼 핸들러
KR20000029044A (ko) 기판의 분할 방법
JP4233705B2 (ja) ダイボンディング方法およびダイボンディング設備
US6546985B2 (en) Die bonder
US20020085746A1 (en) Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks
JPS5984531A (ja) 電子部品取付装置
KR20010070510A (ko) 칩 사이즈 패키지 기판 절단방법
CN117046735A (zh) 一种晶圆中多种芯片的图谱合并、分发方法及系统
US5772040A (en) Workpiece conveying apparatus used with workpiece inspection device
JP2000196223A (ja) 基板の検査装置および検査方法
KR20040096765A (ko) 기판 절단 방법 및 기판 절단 장치
JP5920864B2 (ja) 半導体製造装置及び半導体製造方法
JP2000227401A (ja) テープキャリア欠陥検査装置及びテープキャリア欠陥検査装置におけるテープキャリアの搬送方法
JP3415069B2 (ja) ダイシング装置
JPH1167876A (ja) ダイ認識方法および半導体製造装置
JP2010040727A (ja) 板状物の分割方法
KR100640597B1 (ko) 웨이퍼레벨패키지 제조설비 및 제조방법
JPH01173174A (ja) 認識位置補正方法
KR910007418B1 (ko) 칩 이송장치의 픽럽 방법
KR20110134597A (ko) 웨이퍼의 위치 확인 방법 및 이를 이용한 반도체 칩 분리 방법
JPH06244245A (ja) 半導体素子接合装置
JP3300264B2 (ja) 半導体チップ認識方法
JPH04233250A (ja) 半導体ダイシング装置