JPS5984444A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS5984444A JPS5984444A JP19511182A JP19511182A JPS5984444A JP S5984444 A JPS5984444 A JP S5984444A JP 19511182 A JP19511182 A JP 19511182A JP 19511182 A JP19511182 A JP 19511182A JP S5984444 A JPS5984444 A JP S5984444A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- layer
- etched
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋ａ） 発明の技術分野
本発明はパターン形成方法に係り、特に半導体装置など
の表面に形成される微細なアルミニウム（ＡＩ）１１％
あるいはアルミニウム合金膜のパターン形成方法に関す
る。
の表面に形成される微細なアルミニウム（ＡＩ）１１％
あるいはアルミニウム合金膜のパターン形成方法に関す
る。
（ｂ） 従来技術と問題点
半導体集積回路（ＩＣ）など、半導体装置の表面にはア
ルミニウム膜あるいはアルミニウム合金膜からなる配線
が設けられており、従前よりレジスト膜パターンを形成
し、これをマスクとして配線層がバクーンニングされて
いた。
ルミニウム膜あるいはアルミニウム合金膜からなる配線
が設けられており、従前よりレジスト膜パターンを形成
し、これをマスクとして配線層がバクーンニングされて
いた。
しかしながら、ＩＣの高密度化、高集積化と共（こ配線
層も微細になって、膜厚１μｍ程度又はそれ以上の厚い
レジスト膜パターンでば幅１．５μｍ以下の配線層を精
度よく形成することはｕｆｔＬ＜、最近゛トリレベルと
呼ばれる三重層プロセスが開発され、提案されている。
層も微細になって、膜厚１μｍ程度又はそれ以上の厚い
レジスト膜パターンでば幅１．５μｍ以下の配線層を精
度よく形成することはｕｆｔＬ＜、最近゛トリレベルと
呼ばれる三重層プロセスが開発され、提案されている。
第１図ないし第５図はその一例の工程順断面図で、第１
図に示すようにシリコン（３ｉ ）基板１の上面に絶縁
膜２を介して多結晶シリコン配線Ｎ３が形成されて、そ
の上に更に絶縁膜４を介してアルミニウム膜５が被着し
ており、多結晶シリコン配線層３が介在するために段差
が大きくなっている。この段差部分にアルミニウム膜５
をパターンニングして配線層を形成する場合に第２図の
ようなトリレベルプロセスが用いられる。
図に示すようにシリコン（３ｉ ）基板１の上面に絶縁
膜２を介して多結晶シリコン配線Ｎ３が形成されて、そ
の上に更に絶縁膜４を介してアルミニウム膜５が被着し
ており、多結晶シリコン配線層３が介在するために段差
が大きくなっている。この段差部分にアルミニウム膜５
をパターンニングして配線層を形成する場合に第２図の
ようなトリレベルプロセスが用いられる。
即ち、第２図に示すように膜厚１μｍのアルミニウム膜
５の上面に膜厚２．５μｍのポリマ一層６を被着する。
５の上面に膜厚２．５μｍのポリマ一層６を被着する。
ポリマーＭ６はたとえば０ＦＰＲ８００（東京応化部）
のようなポジ型レジスト膜を塗布して約２００℃でベー
キングする。そうすると熱心こよりレジスト膜が流動し
表面の平坦なポリマ一層６が形成される。次いで、第３
図に示すように膜厚０．１５μｍの二酸化シリコン（Ｓ
ｉ０２）膜７を被着して、その上にレジスト膜ツマター
ン８を形成する。このレジスト膜パターン８は膜厚５０
００人と薄く形成しても十分に５ｉ０２膜８をノクター
ンニングすることができるために感度がよく、またアル
ミニウム膜５から離れているために反射による影響も少
なくて高精度パターンが形成される。
のようなポジ型レジスト膜を塗布して約２００℃でベー
キングする。そうすると熱心こよりレジスト膜が流動し
表面の平坦なポリマ一層６が形成される。次いで、第３
図に示すように膜厚０．１５μｍの二酸化シリコン（Ｓ
ｉ０２）膜７を被着して、その上にレジスト膜ツマター
ン８を形成する。このレジスト膜パターン８は膜厚５０
００人と薄く形成しても十分に５ｉ０２膜８をノクター
ンニングすることができるために感度がよく、またアル
ミニウム膜５から離れているために反射による影響も少
なくて高精度パターンが形成される。
次いで、このレジスト膜パターン８をマスクとして５ｉ
０２膜７を弗素系ガスを用いたりアクテフ゛イオンエツ
チング（ＲＩ Ｅ）によって工・ノチンク゛し、更に酸
素ガスを用いたＲＩＥによってＪｚリマーＪｉ６をエツ
チングすると、第４図に示すようなパターンが形成され
る。ところが、このような厚いポリマ一層にパターンを
形成する場合はアンダーカットが生じやすいから、これ
を防ぐ目的で酸素ガスを用いたＲＩＥの酸素ガス圧を０
． ＯＩ ＴＯＲＲ程度と低い圧力にしてエツチングす
るためスバ・ツタリング効果が大きくなりアルミニウム
膜５がスパッタリングされてバクーン側面にアルミニウ
ム合金膜してバリ９が発生ずる。
０２膜７を弗素系ガスを用いたりアクテフ゛イオンエツ
チング（ＲＩ Ｅ）によって工・ノチンク゛し、更に酸
素ガスを用いたＲＩＥによってＪｚリマーＪｉ６をエツ
チングすると、第４図に示すようなパターンが形成され
る。ところが、このような厚いポリマ一層にパターンを
形成する場合はアンダーカットが生じやすいから、これ
を防ぐ目的で酸素ガスを用いたＲＩＥの酸素ガス圧を０
． ＯＩ ＴＯＲＲ程度と低い圧力にしてエツチングす
るためスバ・ツタリング効果が大きくなりアルミニウム
膜５がスパッタリングされてバクーン側面にアルミニウ
ム合金膜してバリ９が発生ずる。
したがって、アルミニウム膜５のエツチング後、５ｔ０
２膜８とポリマ一層６とからなるパターンを除去すれば
第５図に示すようにハリ９が残る。このバリ９はアルミ
ニウムおよびアルミニウム酸化物を主成分とするためア
ルミニウム配線層５に悪影響を与えずに除去することは
困難であり、このまま次工程にすすめると配線の短絡等
のパターン欠陥を生ずる原因となる。また、上記の酸素
ガス圧を高（すればスパッタ効果が小さくなって）〈り
は形成されないが、アンダーカットを生じてノぐクーン
ニングの精度が悪くなる。従って、従来のトリレベルプ
ロセスを用いてアルミニウム膜あるいはアルミニウム合
金膜の微細な配線を形成することは信頼性上の問題を伴
う欠点がある。
２膜８とポリマ一層６とからなるパターンを除去すれば
第５図に示すようにハリ９が残る。このバリ９はアルミ
ニウムおよびアルミニウム酸化物を主成分とするためア
ルミニウム配線層５に悪影響を与えずに除去することは
困難であり、このまま次工程にすすめると配線の短絡等
のパターン欠陥を生ずる原因となる。また、上記の酸素
ガス圧を高（すればスパッタ効果が小さくなって）〈り
は形成されないが、アンダーカットを生じてノぐクーン
ニングの精度が悪くなる。従って、従来のトリレベルプ
ロセスを用いてアルミニウム膜あるいはアルミニウム合
金膜の微細な配線を形成することは信頼性上の問題を伴
う欠点がある。
（Ｃ１発明の目的
本発明はこのような欠点を除去して、バリの生じない精
度の良いアルミニウム膜あるいはアルミニウム合金膜か
らなる配線パターンを形成する方法を提案するものであ
る。
度の良いアルミニウム膜あるいはアルミニウム合金膜か
らなる配線パターンを形成する方法を提案するものであ
る。
＋ｄ） 発明の構成
その目的は基板に被着したアルミニウム膜あるいはアル
ミニウム合金膜上に、弗素系エツチング剤でエツチング
可能な第一の薄膜を被着し、次いでその上面に厚い有機
材料膜と第二の薄膜とを順次に被着し、更にその上にレ
ジスト膜パターンを形成して、該レジスト膜パターンを
マスクとして上記第二の薄膜と有機材料膜からなるパタ
ーンを形成し、次いで該パターンをマスクとして」二記
第−の薄膜および上記アルミニウム膜あるいはアルミニ
ウム合金膜のパターンを形成するパターン形成方法によ
って達成される。
ミニウム合金膜上に、弗素系エツチング剤でエツチング
可能な第一の薄膜を被着し、次いでその上面に厚い有機
材料膜と第二の薄膜とを順次に被着し、更にその上にレ
ジスト膜パターンを形成して、該レジスト膜パターンを
マスクとして上記第二の薄膜と有機材料膜からなるパタ
ーンを形成し、次いで該パターンをマスクとして」二記
第−の薄膜および上記アルミニウム膜あるいはアルミニ
ウム合金膜のパターンを形成するパターン形成方法によ
って達成される。
＜ｅ＋ 発明の実施例
以下１図面を参照して実施例によって説明する。
第６図ないし第１０図は本発明にかかるパターン形成方
法の工程順断面図を示しており、上記従来例の工程順断
面図と同一部位には同一符号をイリしている。先づ第６
図に示すようにシリコン基板１上に絶縁膜２．多結晶シ
リコン配線層３．絶縁膜４を介してアルミニウム膜５が
被着されており、その上面にスパッタ法で膜厚１５００
人のシリコン（Ｓｉ）膜１０を被着し、更にその上にポ
リマ一層６を形成する。このＳｉ膜１０が本発明による
第二の薄膜で、５ｉｌｌの他に弗素系工・ノチング剤で
エツチングされる材料例えば５ｉ０２膜、窒化シリコン
膜、モリブデン膜、タンタル膜などを用いてもよい。ま
た、ポリマ一層６はポジ型レジスト膜の他にポリイミド
膜などの有機材料膜を用いてもよく、その膜厚は２〜３
μｍと厚くして平坦化する。
法の工程順断面図を示しており、上記従来例の工程順断
面図と同一部位には同一符号をイリしている。先づ第６
図に示すようにシリコン基板１上に絶縁膜２．多結晶シ
リコン配線層３．絶縁膜４を介してアルミニウム膜５が
被着されており、その上面にスパッタ法で膜厚１５００
人のシリコン（Ｓｉ）膜１０を被着し、更にその上にポ
リマ一層６を形成する。このＳｉ膜１０が本発明による
第二の薄膜で、５ｉｌｌの他に弗素系工・ノチング剤で
エツチングされる材料例えば５ｉ０２膜、窒化シリコン
膜、モリブデン膜、タンタル膜などを用いてもよい。ま
た、ポリマ一層６はポジ型レジスト膜の他にポリイミド
膜などの有機材料膜を用いてもよく、その膜厚は２〜３
μｍと厚くして平坦化する。
次いで、第７図に示すようにその上に膜厚０．１〜０．
２μｍの５ｉ０２膜７を被着し、その上にレジスト膜パ
ターン８を形成する。この５ｉ０２膜７の代わりにシリ
コン膜、窒化シリコン膜、あるいはシロキサン系樹脂を
用いてもよい。
２μｍの５ｉ０２膜７を被着し、その上にレジスト膜パ
ターン８を形成する。この５ｉ０２膜７の代わりにシリ
コン膜、窒化シリコン膜、あるいはシロキサン系樹脂を
用いてもよい。
次いで、第８図に示すようにレジスト膜パターン８をマ
スクとして５ｊ０２膜７を四弗化炭素のような弗素系ガ
スを用いたＲＩＥによってエツチングする。ここで被膜
７の材質によっては塩素系ガスを用いてもよい。更に主
として酸素ガスを用いたＲＩＥによってポリマ一層６を
エツチングする。
スクとして５ｊ０２膜７を四弗化炭素のような弗素系ガ
スを用いたＲＩＥによってエツチングする。ここで被膜
７の材質によっては塩素系ガスを用いてもよい。更に主
として酸素ガスを用いたＲＩＥによってポリマ一層６を
エツチングする。
そうすると、酸素ガスを用いたＲＩＥによってレジスト
膜パターン８は除去されるが、５ｉ０２膜７とポリマー
Ｎ６とのパターンが形成される。この場合、Ｓｉ膜１０
は酸素ガスを用いたＲＩＥによってエツチングされにく
いから残存しており、またパリの発生は少な（て、仮に
パリが発生してもその成分はシリコンやシリコン酸化膜
であり、以下に説明するアルミニウム膜のパターンニン
グ前後の弗素系ガスを用いたＲＩＥ又はプラズマエツチ
ングの際にアルミニウム合金膜ンに影響されずに容易に
除去される。
膜パターン８は除去されるが、５ｉ０２膜７とポリマー
Ｎ６とのパターンが形成される。この場合、Ｓｉ膜１０
は酸素ガスを用いたＲＩＥによってエツチングされにく
いから残存しており、またパリの発生は少な（て、仮に
パリが発生してもその成分はシリコンやシリコン酸化膜
であり、以下に説明するアルミニウム膜のパターンニン
グ前後の弗素系ガスを用いたＲＩＥ又はプラズマエツチ
ングの際にアルミニウム合金膜ンに影響されずに容易に
除去される。
次いで、第９図に示すように上記５ｉ０２膜７とポリマ
ーＭ６とのパターンをマスクにして四塩化炭素などの塩
素系ガスを用いたＲＩＥによってアルミニウム膜５をパ
ターンニングする。この場合に残存している３ｉ膜１０
も同時にエツチング除去される。この時、場合によって
は先に弗素系ガスを用いたＲＩＥ又はプラズマエツチン
グにより残存している５ｉｌｌ＊１０を除去してからア
ルミニウム膜をパターンニングしてもよい。そして、弗
素系ガスを用いたＲＩＥ又はプラズマエツチングによっ
て５ｉ０２膜７のパターンを除去し、更にアッシングに
よってポリマ一層６のパターンを除去する。これらの前
後の弗素系ガスによるエツチングではアルミニウム膜５
は変化しない。
ーＭ６とのパターンをマスクにして四塩化炭素などの塩
素系ガスを用いたＲＩＥによってアルミニウム膜５をパ
ターンニングする。この場合に残存している３ｉ膜１０
も同時にエツチング除去される。この時、場合によって
は先に弗素系ガスを用いたＲＩＥ又はプラズマエツチン
グにより残存している５ｉｌｌ＊１０を除去してからア
ルミニウム膜をパターンニングしてもよい。そして、弗
素系ガスを用いたＲＩＥ又はプラズマエツチングによっ
て５ｉ０２膜７のパターンを除去し、更にアッシングに
よってポリマ一層６のパターンを除去する。これらの前
後の弗素系ガスによるエツチングではアルミニウム膜５
は変化しない。
しかる後、第１０図に示すようにＳｉ膜１０を弗素系ガ
スを用いたＲＩＥ又はプラズマエツチングによってエツ
チング除去すると、所要のアルミニウム膜５からなる配
線が精度よく形成される。
スを用いたＲＩＥ又はプラズマエツチングによってエツ
チング除去すると、所要のアルミニウム膜５からなる配
線が精度よく形成される。
また、工程によってはこのエツチングを省いてアルミニ
ウム膜５上にＳｔ膜１０を残してもよい。
ウム膜５上にＳｔ膜１０を残してもよい。
上記はアルミニウム配線を形成する例で説明したが、Ａ
ｌ−５ｔ、 Ａｌ−Ｃｕなどのアルミニウム合金膜の配
線層も同様にして形成することができる。
ｌ−５ｔ、 Ａｌ−Ｃｕなどのアルミニウム合金膜の配
線層も同様にして形成することができる。
（ｆ） 発明の効果
以上の説明から判るように、本発明はトリレベルプロセ
スによってアルミニウム膜あるいはアルミニウム合金膜
のパターンを形成する場合に、パリの発生を少なくし、
又は発生しても容易に除去される形成方法で、本発明に
よればＬＳＩなどの半導体装置において配線層の信頼性
が極めて向上するものである。
スによってアルミニウム膜あるいはアルミニウム合金膜
のパターンを形成する場合に、パリの発生を少なくし、
又は発生しても容易に除去される形成方法で、本発明に
よればＬＳＩなどの半導体装置において配線層の信頼性
が極めて向上するものである。
第１図ないし第５図は従来の製造工程順断面図、第６図
ないし第１０図は本発明にかがる工程順断面図である。 図中、ｌはシリコン基板、２，４は絶縁膜、３は多結晶
シリコン配線層３．５はアルミニウム膜。 ６はポリマ一層、７は二酸化シリコン膜、８はレジスト
膜パターン、９はパリ、１０はシリコン膜を示す。 第１図 第２図 第３図 第４１図 第５図 第６閏 第７図 第８図 第９図 第１０図 手続補正書（方式） ％式％ 昭和５７５Ｉｆ、Ｉ’＋＋’ｌ願第１９５１１１シ；３
１市 １１ を・ ４ る 古・Ｂ ｌ’ｌとの
閏ＬＪ ｆ１’ｔｉ’ｌ出屑ｊ人１１、所
神仝用県用１１１頒ｌｌｉリュ；「１ゾ］ｌＪ・１１］
中１０１５爪地（５２２）名称富士通株式会社 ４ 代 理 人 １１．所 神＜を用県用
崎市中１１ｉｉｙ、１Ｉｈｌｌｌ中１ｏｌｓｇ地５ 浦
止蹟令の１１１１ １ ｌ ５７
ないし第１０図は本発明にかがる工程順断面図である。 図中、ｌはシリコン基板、２，４は絶縁膜、３は多結晶
シリコン配線層３．５はアルミニウム膜。 ６はポリマ一層、７は二酸化シリコン膜、８はレジスト
膜パターン、９はパリ、１０はシリコン膜を示す。 第１図 第２図 第３図 第４１図 第５図 第６閏 第７図 第８図 第９図 第１０図 手続補正書（方式） ％式％ 昭和５７５Ｉｆ、Ｉ’＋＋’ｌ願第１９５１１１シ；３
１市 １１ を・ ４ る 古・Ｂ ｌ’ｌとの
閏ＬＪ ｆ１’ｔｉ’ｌ出屑ｊ人１１、所
神仝用県用１１１頒ｌｌｉリュ；「１ゾ］ｌＪ・１１］
中１０１５爪地（５２２）名称富士通株式会社 ４ 代 理 人 １１．所 神＜を用県用
崎市中１１ｉｉｙ、１Ｉｈｌｌｌ中１ｏｌｓｇ地５ 浦
止蹟令の１１１１ １ ｌ ５７
Claims (1)
- 基板に被着したアルミニウム膜あるいはアルミニウム合
金膜上に、弗素系エツチング剤で工・ノチング可能な第
一の薄膜を被着し、次いでその上面に厚い有機材料膜と
第二の薄膜とを順次に被着し、更にその上にレジスト膜
パターンを形成して、該レジスト膜パターンをマスクと
して上記第二の薄膜と有機材料膜からなるパターンを形
成し、次いで該パターンをマスクとして上記第一０Ｍ膜
および上記アルミニウム膜あるいはアルミニウム合金膜
のパターンを形成する工程を含むことを特徴とするパタ
ーン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19511182A JPS5984444A (ja) | 1982-11-05 | 1982-11-05 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19511182A JPS5984444A (ja) | 1982-11-05 | 1982-11-05 | パタ−ン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5984444A true JPS5984444A (ja) | 1984-05-16 |
| JPS646542B2 JPS646542B2 (ja) | 1989-02-03 |
Family
ID=16335677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19511182A Granted JPS5984444A (ja) | 1982-11-05 | 1982-11-05 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984444A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212130A (ja) * | 1985-07-10 | 1987-01-21 | Sony Corp | 半導体装置の製造方法 |
| JPS6418225A (en) * | 1987-07-14 | 1989-01-23 | Nippon Telegraph & Telephone | Etching device |
| JPH03173430A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electron Corp | 配線の形成方法 |
-
1982
- 1982-11-05 JP JP19511182A patent/JPS5984444A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212130A (ja) * | 1985-07-10 | 1987-01-21 | Sony Corp | 半導体装置の製造方法 |
| JPS6418225A (en) * | 1987-07-14 | 1989-01-23 | Nippon Telegraph & Telephone | Etching device |
| JPH03173430A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electron Corp | 配線の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS646542B2 (ja) | 1989-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH02276248A (ja) | 導電性スタツド及び導線を形成する方法 | |
| US6809002B2 (en) | Method of manufacturing an alignment mark | |
| JPS5984444A (ja) | パタ−ン形成方法 | |
| JPS6211068B2 (ja) | ||
| JPS633453B2 (ja) | ||
| JPH0458167B2 (ja) | ||
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JP2000133708A (ja) | 半導体装置の製造方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPS63160224A (ja) | 半導体装置の製造方法 | |
| JPH0123944B2 (ja) | ||
| JPS59103337A (ja) | パタ−ン形成方法 | |
| KR960007805B1 (ko) | 반도체 집적회로의 패턴 형성방법 | |
| JPS5850026B2 (ja) | 半導体装置の製造方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPH03116725A (ja) | レジスト剥離方法 | |
| JPH08222699A (ja) | 半導体装置の製造方法 | |
| JPH03276726A (ja) | 半導体装置の製造方法 | |
| JPH0314260A (ja) | 半導体装置の製造方法 | |
| JPH06151423A (ja) | 半導体装置の製造方法 | |
| JPH04177834A (ja) | 半導体装置の製造方法 | |
| JPS5852341B2 (ja) | 半導体装置の製造方法 | |
| JPH04288833A (ja) | 半導体装置の製造方法 |