JPS646542B2 - - Google Patents

Info

Publication number
JPS646542B2
JPS646542B2 JP19511182A JP19511182A JPS646542B2 JP S646542 B2 JPS646542 B2 JP S646542B2 JP 19511182 A JP19511182 A JP 19511182A JP 19511182 A JP19511182 A JP 19511182A JP S646542 B2 JPS646542 B2 JP S646542B2
Authority
JP
Japan
Prior art keywords
film
pattern
aluminum
etching
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19511182A
Other languages
English (en)
Other versions
JPS5984444A (ja
Inventor
Moritaka Nakamura
Toshihiko Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19511182A priority Critical patent/JPS5984444A/ja
Publication of JPS5984444A publication Critical patent/JPS5984444A/ja
Publication of JPS646542B2 publication Critical patent/JPS646542B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はパターン形成方法に係り、特に半導体
装置などの表面に形成される微細なアルミニウム
(Al)膜あるいはアルミニウム合金膜のパターン
形成方法に関する。
(b) 従来技術と問題点 半導体集積回路(IC)など、半導体装置の表
面にはアルミニウム膜あるいはアルミニウム合金
膜からなる配線が設けられており、従前よりレジ
スト膜パターンを形成し、これをマスクとして配
線層がパターンニングされていた。
しかしながら、ICの高密度化、高集積化と共
に配線層も微細になつて、膜厚1μm程度又はそれ
以上の厚いレジスト膜パターンでは幅1.5μm以下
の配線層を精度よく形成することは難しく、最近
トリレベルと呼ばれる三重層プロセスが開発さ
れ、提案されている。第1図ないし第5図はその
一例の工程順断面図で、第1図に示すようにシリ
コン(Si)基板1の上面に絶縁膜2を介して多結
晶シリコン配線層3が形成されて、その上に更に
絶縁膜4を介してアルミニウム膜5が被着してお
り、多結晶シリコン配線層3が介在するために段
差が大きくなつている。この段差部分にアルミニ
ウム膜5をパターンニングして配線層を形成する
場合に第2図のようなトリレベルプロセスが用い
られる。
即ち、第2図に示すように膜厚1μmのアルミニ
ウム膜5の上面に膜厚2.5μmのポリマー層6を被
着する。ポリマー層6はたとえばOFPR800(東京
応化製)のようなポジ型レジスト膜を塗布して約
200℃でベーキングする。そうすると熱によりレ
ジスト膜が流動し表面の平坦なポリマー層6が形
成される。次いで、第3図に示すように膜厚
0.15μmの二酸化シリコン(SiO2)膜7を被着し
て、その上にレジスト膜パターン8を形成する。
このレジスト膜パターン8は膜厚5000Åと薄く形
成しても十分にSiO2膜8をパターンニングする
ことができるために感度がよく、またアルミニウ
ム膜5から離れているために反射による影響も少
なくて高精度パターンが形成される。
次いで、このレジスト膜パターン8をマスクと
してSiO2膜7を弗素系ガスを用いたリアクテブ
イオンエツチング(RIE)によつてエツチング
し、更に酸素ガスを用いたRIEによつてポリマー
層6をエツチングすると、第4図に示すようなパ
ターンが形成される。ところが、このような厚い
ポリマー層にパターンを形成する場合はアンダー
カツトが生じやすいから、これを防ぐ目的で酸素
ガスを用いたRIEの酸素ガス圧を0.01TORR程度
と低い圧力にしてエツチングするためスパツタリ
ング効果が大きくなりアルミニウム膜5がスパツ
タリングされてパターン側面にアルミニウムが付
着してバリ9が発生する。
したがつて、アルミニウム膜5のエツチング
後、SiO2膜8とポリマー層6とからなるパター
ンを除去すれば第5図に示すようにバリ9が残
る。このバリ9はアルミニウムおよびアルミニウ
ム酸化物を主成分とするためアルミニウム配線層
5に悪影響を与えずに除去することは困難であ
り、このまま次工程にすすめると配線の短絡等の
パターン欠陥を生ずる原因となる。また、上記の
酸素ガス圧を高くすればスパツタ効果が小さくな
つてバリは形成されないが、アンダーカツトを生
じてパターンニングの精度が悪くなる。従つて、
従来のトリレベルプロセスを用いてアルミニウム
膜あるいはアルミニウム合金膜の微細な配線を形
成することは信頼性上の問題を伴う欠点がある。
(c) 発明の目的 本発明はこのような欠点を除去して、バリの生
じない精度の良いアルミニウム膜あるいはアルミ
ニウム合金膜からなる配線パターンを形成する方
法を提案するものである。
(d) 発明の構成 その目的は基板に被着したアルミニウム膜ある
いはアルミニウム合金膜上に、弗素系ガスでエツ
チング可能な第一の薄膜を被着し、次いでその上
面に厚い有機材料膜と第二の薄膜とを順次に被着
し、更にその上にレジスト膜パターンを形成し、
次いで、該レジスト膜パターンをマスクとして上
記第二の薄膜パターンを形成した後、該第二の薄
膜パターンをマスクとして酸素を含有するガスで
エツチングして有機材料膜パターンを形成し、次
いで、該第二の薄膜パターンおよび有機材料膜パ
ターンをマスクにしてエツチングして第一の薄膜
パターンを形成し、更に、塩素系ガスでエツチン
グして上記アルミニウム膜あるいはアルミニウム
合金膜のパターンを形成する工程が含まれるパタ
ーン形成方法によつて達成される。
(e) 発明の実施例 以下、図面を参照して実施例によつて説明す
る。第6図ないし第10図は本発明にかかるパタ
ーン形成方法の工程順断面図を示しており、上記
従来例の工程順断面図と同一部位には同一符号を
付している。先づ第6図に示すようにシリコン基
板1上に絶縁膜2、多結晶シリコン配線層3、絶
縁膜4を介してアルミニウム膜5が被着されてお
り、その上面にスパツタ法で膜厚1500Åのシリコ
ン(Si)膜10を被着し、更にその上にポリマー
層6を形成する。このSi膜10が本発明による第
一の薄膜で、Si膜の他に弗素系エツチング剤でエ
ツチングされる材料例えばSiO2膜、窒化シリコ
ン膜,モリブデン膜,タンタル膜などを用いても
よい。また、ポリマー層6はポジ型レジスト膜の
他にポリイミド膜などの有機材料膜を用いてもよ
く、その膜厚は2〜3μmと厚くして平坦化する。
次いで、第7図に示すようにその上に膜厚0.1
〜0.2μmのSiO2膜7を被着、その上にレジスト膜
パターン8を形成する。このSiO2膜7の代わり
にシリコン膜,窒化シリコン膜,あるいはシロキ
サン系樹脂を用いてもよい。
次いで、第8図に示すようにレジスト膜パター
ン8をマスクとしてSiO2膜7を四弗化炭素のよ
うな弗素系ガスを用いたRIEによつてエツチング
する。ここで被膜7の材質によつては塩素系ガを
用いてもよい。更に主として酸素ガスを用いた
RIEによつてポリマー層6をエツチングする。そ
うすると、酸素ガスを用いたRIEによつてレジス
ト膜パターン8は除去されるが、SiO2膜7とポ
リマー層6とのパターンが形成される。この場
合、Si膜10は酸素ガスを用いたRIEによつてエ
ツチングされにくいから残存しており、またバリ
の発生は少なくて、仮にバリが発生してもその成
分はシリコンやシリコン酸化膜であり、以下に説
明するアルミニウム膜のパターンニング前後の弗
素系ガスを用いたRIE又はプラズマエツチングの
際にアルミニウムパターンに影響されずに容易に
除去される。
次いで、第9図に示すように上記SiO2膜7と
ポリマー層6とのパターンをマスクにして弗素系
ガスを用いたRIE又はプラズマエツチングによつ
て残存しているSi膜10を除去した後、四塩化炭
素などの塩素系ガスを用いたRIEによつてアルミ
ニウム膜5をパターンニングする。この時、
SiO2膜10は膜厚1500Åと薄いために塩素系ガ
スを用いたRIEによつても容易に除去することが
でき、その場合は、弗素系ガスを用いずに、塩素
系ガスを用いたRIEによつてSiO2膜10とアルミ
ニウム膜5を同時にエツチング除去しても良い。
そして、弗素系ガスを用いたRIE又はプラズマエ
ツチングによつてSiO2膜7のパターンを除去し、
更にアツシングによつてポリマー層6のパターン
を除去する。これらの前後の弗素系ガスによるエ
ツチングではアルミニウム膜5は変化しない。
しかる後、第10図に示すようにSi膜10を弗
素系ガスを用いたRIE又はプラズマエツチングに
よつてエツチング除去すると、所要のアルミニウ
ム膜5からなる配線が精度よく形成される。ま
た、工程によつてはこのエツチングを省いてアル
ミニウム膜5上にSi膜10を残してもよい。
上記はアルミニウム配線を形成する例で説明し
たが、Al―Si,Al―Cuなどのアルミニウム合金
膜の配線層も同様にして形成することができる。
(f) 発明の効果 以上の説明から判るように、本発明はトリレベ
ルプロセスによつてアルミニウム膜あるいはアル
ミニウム合金膜のパターンを形成する場合に、バ
リの発生を少なくし、又は発生しても容易に除去
される形成方法で、本発明によればLSIなどの半
導体装置において配線層の信頼性が極めて向上す
るものである。
【図面の簡単な説明】
第1図ないし第5図は従来の製造工程順断面
図、第6図ないし第10図は本発明にかかる工程
順断面図である。 図中、1はシリコン基板、2,4は絶縁膜、3
は多結晶シリコン配線層、3,5はアルミニウム
膜、6はポリマー層、7は二酸化シリコン膜、8
はレジスト膜パターン、9はバリ、10はシリコ
ン膜を示す。

Claims (1)

  1. 【特許請求の範囲】 1 基板に被着したアルミニウム膜あるいはアル
    ミニウム合金膜上に、弗素系ガスでエツチング可
    能な第一の薄膜を被着し、次いでその上面に厚い
    有機材料膜と第二の薄膜とを順次に被着し、更に
    その上にレジスト膜パターンを形成する工程、 次いで、該レジスト膜パターンをマスクとして
    上記第二の薄膜パターンを形成した後、該第二の
    薄膜パターンをマスクとして酸素を含有するガス
    でエツチングして有機材料膜パターンを形成する
    工程、 次いで、該第二の薄膜パターンおよび有機材料
    膜パターンをマスクにしてエツチングして第一の
    薄膜パターンを形成し、更に、塩素系ガスでエツ
    チングして上記アルミニウム膜あるいはアルミニ
    ウム合金膜のパターンを形成する工程が含まれて
    なることを特徴とするパターン形成方法。
JP19511182A 1982-11-05 1982-11-05 パタ−ン形成方法 Granted JPS5984444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19511182A JPS5984444A (ja) 1982-11-05 1982-11-05 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19511182A JPS5984444A (ja) 1982-11-05 1982-11-05 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS5984444A JPS5984444A (ja) 1984-05-16
JPS646542B2 true JPS646542B2 (ja) 1989-02-03

Family

ID=16335677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19511182A Granted JPS5984444A (ja) 1982-11-05 1982-11-05 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS5984444A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821572B2 (ja) * 1985-07-10 1996-03-04 ソニー株式会社 半導体装置の製造方法
JPS6418225A (en) * 1987-07-14 1989-01-23 Nippon Telegraph & Telephone Etching device
JPH03173430A (ja) * 1989-12-01 1991-07-26 Matsushita Electron Corp 配線の形成方法

Also Published As

Publication number Publication date
JPS5984444A (ja) 1984-05-16

Similar Documents

Publication Publication Date Title
JPH03156927A (ja) アルミ・メタライゼーションのパターン形成方法
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH0563940B2 (ja)
JP3041972B2 (ja) 半導体装置の製造方法
JPS646542B2 (ja)
JP2932488B2 (ja) ドライエッチング方法
JP2570735B2 (ja) 多層配線形成方法
JPH05283378A (ja) 半導体装置の製造方法
JPS61154148A (ja) 半導体装置の製造方法
JPH05109719A (ja) 半導体装置の製造方法
JPH11175915A (ja) 薄膜磁気ヘッド及びその製造方法
JP2872298B2 (ja) 半導体装置の製造方法
JPS5966125A (ja) 半導体装置の製造方法
JPH0541380A (ja) 半導体装置の製造方法
JPH06151423A (ja) 半導体装置の製造方法
JPH0373526A (ja) パターン形成方法
JPH04283929A (ja) 半導体装置の製造方法
JPH0669169A (ja) 半導体装置の製造方法
JPH0123944B2 (ja)
JPS60227440A (ja) 半導体装置の製造方法
JPH02253615A (ja) 半導体装置の製造方法
JPS63160224A (ja) 半導体装置の製造方法
JPH05175342A (ja) 半導体装置の製造方法
JPS58155A (ja) 半導体装置の製造方法
JPH03239332A (ja) 半導体装置の製造方法