JPS5979327A - パワ−オンリセツト回路 - Google Patents
パワ−オンリセツト回路Info
- Publication number
- JPS5979327A JPS5979327A JP57189804A JP18980482A JPS5979327A JP S5979327 A JPS5979327 A JP S5979327A JP 57189804 A JP57189804 A JP 57189804A JP 18980482 A JP18980482 A JP 18980482A JP S5979327 A JPS5979327 A JP S5979327A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- point
- time constant
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電子計算機システムに用いられるパワーオンリ
セット回路に関する。
セット回路に関する。
マイクロプロセッサ応用の計算機は、その特徴として、
非常に小形に実現できる点がある。
非常に小形に実現できる点がある。
そして、その装置に備える直流電源も小形小容量の単純
なものであるので、電源投入時の初期化信号は出さない
ものが多い。そこでこのような小形の装置では、抵抗と
コンデンサの充電ＣＲ時定数を利用した簡単な構成のパ
ワーオンリセット回路を組込んで、初期化制御のための
ノやワーオンリセット信号を発生させている。これら小
形の装置を組合せてシステムを構成する場合、システム
を構成する各装置の電源投入及び遮断の順序、間隔はす
べて手動により別個に行なわれることから、電源投入後
の装置と電源未投入の装置との間で接続インタフェース
を経由して電源電流の廻シ込みが起こる。この屯源電流
の！／［１り込みによυ、電源未投入の装置の電源電圧
が持ち上ってしまう。特に、最後に電源が投入される装
置の電源電圧が最も大きく持ち上がって、この電源電圧
の持ち上がりにより、・パワーオンリセット信号が発生
できなくなってし甘うことがある。この際の従来のパワ
ーオンリセット回路の構成並びに動作を第１図乃至第３
図を参照して説明する。従来の・ぞワーオンリセット回
路は第１図に示す如く、ダイオード１１抵抗２、コンデ
ンサ３、及びシュミットトリガゲ−ト４等により構成さ
れ、第２図（ａ）〜（ｃ）に示すようなタイミングで動
作する。即ち１、 タイミングで電源が投入されると電
源出力が立上がり、ｔ３タイミングになると安定し、動
作用電源電圧Ｖ。Ｃとして、例えばＴＴＬレベルの５ｖ
が供給される（第２図（ａ））、途中、ｔ２タイミング
で、ある程度の電圧に達するとシュミットトリガク９−
ト４が動作可能となる（第２図（Ｃ））。一方、Ａ点の
電圧はＶ。０が上昇すると共に抵抗２を通してコンデン
サ３に充電されるので、抵抗２とコンデンサ３のＣＲ時
定数によって定まる遅れを伴いながらＶ に近づいてゆ
く（第２図（ｂ））。途中、ｔ４タイミングＶＣなると
Ａ点の電圧はシュミットトリガゲート４の入力スレッシ
ョールドレベルを越える（１２図（ｂ） ）。
なものであるので、電源投入時の初期化信号は出さない
ものが多い。そこでこのような小形の装置では、抵抗と
コンデンサの充電ＣＲ時定数を利用した簡単な構成のパ
ワーオンリセット回路を組込んで、初期化制御のための
ノやワーオンリセット信号を発生させている。これら小
形の装置を組合せてシステムを構成する場合、システム
を構成する各装置の電源投入及び遮断の順序、間隔はす
べて手動により別個に行なわれることから、電源投入後
の装置と電源未投入の装置との間で接続インタフェース
を経由して電源電流の廻シ込みが起こる。この屯源電流
の！／［１り込みによυ、電源未投入の装置の電源電圧
が持ち上ってしまう。特に、最後に電源が投入される装
置の電源電圧が最も大きく持ち上がって、この電源電圧
の持ち上がりにより、・パワーオンリセット信号が発生
できなくなってし甘うことがある。この際の従来のパワ
ーオンリセット回路の構成並びに動作を第１図乃至第３
図を参照して説明する。従来の・ぞワーオンリセット回
路は第１図に示す如く、ダイオード１１抵抗２、コンデ
ンサ３、及びシュミットトリガゲ−ト４等により構成さ
れ、第２図（ａ）〜（ｃ）に示すようなタイミングで動
作する。即ち１、 タイミングで電源が投入されると電
源出力が立上がり、ｔ３タイミングになると安定し、動
作用電源電圧Ｖ。Ｃとして、例えばＴＴＬレベルの５ｖ
が供給される（第２図（ａ））、途中、ｔ２タイミング
で、ある程度の電圧に達するとシュミットトリガク９−
ト４が動作可能となる（第２図（Ｃ））。一方、Ａ点の
電圧はＶ。０が上昇すると共に抵抗２を通してコンデン
サ３に充電されるので、抵抗２とコンデンサ３のＣＲ時
定数によって定まる遅れを伴いながらＶ に近づいてゆ
く（第２図（ｂ））。途中、ｔ４タイミングＶＣなると
Ａ点の電圧はシュミットトリガゲート４の入力スレッシ
ョールドレベルを越える（１２図（ｂ） ）。
これによυ、ンユミットトリガグート４の出力Ｂは第２
図（ｃ） Ｋ示されるような波形となり、ｔ３タイミン
グからｔ４タイミングの間のＬＯＷレベルの信号がパワ
ーオン・リセット信号（初期化信号）として作用する。
図（ｃ） Ｋ示されるような波形となり、ｔ３タイミン
グからｔ４タイミングの間のＬＯＷレベルの信号がパワ
ーオン・リセット信号（初期化信号）として作用する。
尚、ダイオード１は電源遮断時において、コンデンサ３
の蓄積電荷を急速放電させるだめのものである。
の蓄積電荷を急速放電させるだめのものである。
しかし、前述した如く、インタフェース信号から来る他
装置からの廻シ込み電流により、電源投入前の電源電圧
が第３図（ａ）に示されるｔ。
装置からの廻シ込み電流により、電源投入前の電源電圧
が第３図（ａ）に示されるｔ。
タイミングのときのように、υ。たけ持ち上がってしま
うと、Ａ点の電圧は同図（ｂ）に示す如く比較的高い値
からスタートシ、すぐにシュミットトリガゲート４の人
力スレッショールドレベルを越えてしまう。従ってシー
ミツトトリガゲート４の出力は、同図（ｃ）に示す如く
となり、充分な幅のパワーオンリセット信号（初期化信
号）が発生できなくなってし甘う。このようなことから
、第１図に示すような従来の・９ワ一オンリセツト回路
においては、ノソワーオンリセット信弓による信頼性の
高い初期化制御が期待できないという欠点を有していた
。
うと、Ａ点の電圧は同図（ｂ）に示す如く比較的高い値
からスタートシ、すぐにシュミットトリガゲート４の人
力スレッショールドレベルを越えてしまう。従ってシー
ミツトトリガゲート４の出力は、同図（ｃ）に示す如く
となり、充分な幅のパワーオンリセット信号（初期化信
号）が発生できなくなってし甘う。このようなことから
、第１図に示すような従来の・９ワ一オンリセツト回路
においては、ノソワーオンリセット信弓による信頼性の
高い初期化制御が期待できないという欠点を有していた
。
本発明は上記実情に鑑みなされたもので、外部からの電
源電流の廻り込みにより電源電圧が持ち上がった場合に
おいても、確実に初期化制御のための）９ワ一オンリセ
ツト信号を発生できる・Ｐワーオンリセット回路を提供
することを目的とする。
源電流の廻り込みにより電源電圧が持ち上がった場合に
おいても、確実に初期化制御のための）９ワ一オンリセ
ツト信号を発生できる・Ｐワーオンリセット回路を提供
することを目的とする。
本発明はｌ？クワ−ンリセット回路のＣＲ時定数回路と
シュミットトリガｒ−）との間に、レベルシフト回路を
挿入し、このレベルシフト回路により、外部電源電流の
廻り込みによる電源電圧の持ち−ｌ二かり分を補償（シ
フトダウン）してシュミットトリガゲートを動作制御せ
しめる構成としたもので、これにより上記電源電圧がか
なり持ち上がっても確実にシュミットトリガダートより
ノヤワーオンリセット信号を発生できる。
シュミットトリガｒ−）との間に、レベルシフト回路を
挿入し、このレベルシフト回路により、外部電源電流の
廻り込みによる電源電圧の持ち−ｌ二かり分を補償（シ
フトダウン）してシュミットトリガゲートを動作制御せ
しめる構成としたもので、これにより上記電源電圧がか
なり持ち上がっても確実にシュミットトリガダートより
ノヤワーオンリセット信号を発生できる。
以下図面を参照して本発明の一実施例を鰭、明する。第
４図は本発明の一実施例を示す回路図である。図中、１
ノ及び１２はＣＲ時定数回路ノ０の構成要素をなすもの
で、１ノは抵抗素子（以下単に抵抗と称す）、１２はコ
ンデンサである。Ｊ３は電源遮断時にコンデンサ１２の
蓄積電荷を急速放電させるだめのダイオードである。Ｊ
５乃至１７はレベルシフト回路１４の構成要素をなすも
ので、１５はトランジスタ、１６はダイオード、１７は
抵抗素子（以下単に抵抗と称す）である。ノ８はレベル
シフト回路１４でレベルシフトされたＣＲ時定数回路１
０のレベル変化を伴う信号にもとづいてパワーオンリセ
ット信号を生成するシーミノトトリガケ゛−トである。
４図は本発明の一実施例を示す回路図である。図中、１
ノ及び１２はＣＲ時定数回路ノ０の構成要素をなすもの
で、１ノは抵抗素子（以下単に抵抗と称す）、１２はコ
ンデンサである。Ｊ３は電源遮断時にコンデンサ１２の
蓄積電荷を急速放電させるだめのダイオードである。Ｊ
５乃至１７はレベルシフト回路１４の構成要素をなすも
ので、１５はトランジスタ、１６はダイオード、１７は
抵抗素子（以下単に抵抗と称す）である。ノ８はレベル
シフト回路１４でレベルシフトされたＣＲ時定数回路１
０のレベル変化を伴う信号にもとづいてパワーオンリセ
ット信号を生成するシーミノトトリガケ゛−トである。
第５図（ａ）乃至（ｄ）は上記一実施例の動作を説明す
るだめの動作タイミング図である。
るだめの動作タイミング図である。
第６図は上記レベルシフト回路１４に設けられたダイオ
ードＪ６の電流−電圧特性を示す図、第７図は同じくレ
ベルシフト回路１４に設けられ／むトランジスタ１５の
静特性を示す図である。
ードＪ６の電流−電圧特性を示す図、第７図は同じくレ
ベルシフト回路１４に設けられ／むトランジスタ１５の
静特性を示す図である。
ここで一実施例の動作を幌、明する。ここではＣＲ時定
数回路ノθのＣＲ，Ｍ読点、即ち図中のＡ点に、レベル
シフト回路１４の構成要素をなすトランジスタ１５０ベ
ースを接続し、エミｙりに〃゛イオード１６抵抗ノ２を
直列に接続して、上記トランジスタ１５をエミッタフォ
ロワーとし７て動作させている。このトランジスタ１、
りの増幅作用によシＡ点側から見た場合、高インピーダ
ンスとなっている。ダイオード１６と抵抗１７の接続点
即ち０点は、Ａ点の電圧に追従するため、トランジスタ
１５のコレクタより必要な電流が供給され、低インピー
ダンスとなっている。ここで、Ａ点と０点の電位差を考
えると、トランジスタ１５０ベース・エミッタ間電圧、
及びダイオ ド１６のｉｌ［方向電圧だけ０点は低くな
る。これらは、第６図及び第７図に示される特性曲線か
ら明らかなように、電流が流れるだめには一定値以上の
電圧が必要とされ、従ってレベルシフタとして作用する
０即ち＼トランジスタ１５は約０．７ Ｖ 、ダイオー
ド１６は約０．５Ｖの各電位差が必要となることから計
１．２■のレベルシフトが得られる。０点の電圧は第５
図（Ｃ）に示されるように、Ａ点（第５図（ｂ））より
低電位方向にレベルシフトされるのでシュミットトリガ
ゲート１８の出力Ｂ（ｆｉ５図（ｄ））は充分な初期化
信号、即ちＡ’クワ−ンリセット信号が得られるように
なる。
数回路ノθのＣＲ，Ｍ読点、即ち図中のＡ点に、レベル
シフト回路１４の構成要素をなすトランジスタ１５０ベ
ースを接続し、エミｙりに〃゛イオード１６抵抗ノ２を
直列に接続して、上記トランジスタ１５をエミッタフォ
ロワーとし７て動作させている。このトランジスタ１、
りの増幅作用によシＡ点側から見た場合、高インピーダ
ンスとなっている。ダイオード１６と抵抗１７の接続点
即ち０点は、Ａ点の電圧に追従するため、トランジスタ
１５のコレクタより必要な電流が供給され、低インピー
ダンスとなっている。ここで、Ａ点と０点の電位差を考
えると、トランジスタ１５０ベース・エミッタ間電圧、
及びダイオ ド１６のｉｌ［方向電圧だけ０点は低くな
る。これらは、第６図及び第７図に示される特性曲線か
ら明らかなように、電流が流れるだめには一定値以上の
電圧が必要とされ、従ってレベルシフタとして作用する
０即ち＼トランジスタ１５は約０．７ Ｖ 、ダイオー
ド１６は約０．５Ｖの各電位差が必要となることから計
１．２■のレベルシフトが得られる。０点の電圧は第５
図（Ｃ）に示されるように、Ａ点（第５図（ｂ））より
低電位方向にレベルシフトされるのでシュミットトリガ
ゲート１８の出力Ｂ（ｆｉ５図（ｄ））は充分な初期化
信号、即ちＡ’クワ−ンリセット信号が得られるように
なる。
このように、ＣＲ特定数回路１０とシュミ。
トトリガグート１８との間に、レベルシフト回路１４を
設けたことにより、正常時（ＶＯが０のとき；廻シ込み
電流がないとき）はｔ３〜ｔ４間よシも長目（幅広）の
・ぐワーオンリセット信号が得られるが、ｖｏがかなり
持ち上がっても充分なパワーオンリセット信号を得るこ
とができるようになる。
設けたことにより、正常時（ＶＯが０のとき；廻シ込み
電流がないとき）はｔ３〜ｔ４間よシも長目（幅広）の
・ぐワーオンリセット信号が得られるが、ｖｏがかなり
持ち上がっても充分なパワーオンリセット信号を得るこ
とができるようになる。
尚、上記した実施例１（おいては、レベルシフト１四路
Ｊ４ＶＣ１１個のトランジスタ１５と１個のダイオード
１６とを組合わせたが、これに限るものではなく、例え
ばトランジスタを１個のみ用いた回路Ａ又はトランジス
タを２個組合わせた回路、更にはトランジスタとダイオ
ードを複数用いて組合わせた回路等、要求されるシフト
レベルに応じて、任意に選択可能である。
Ｊ４ＶＣ１１個のトランジスタ１５と１個のダイオード
１６とを組合わせたが、これに限るものではなく、例え
ばトランジスタを１個のみ用いた回路Ａ又はトランジス
タを２個組合わせた回路、更にはトランジスタとダイオ
ードを複数用いて組合わせた回路等、要求されるシフト
レベルに応じて、任意に選択可能である。
以上詳記したように本発明のパワーオンリセット回路に
よれば、外部からの電源電流の廻シ込みにょシミ源電圧
が持ち上がった場合においても、確実に初期化制御のだ
めのパワーオンリセット信号を発生できる。
よれば、外部からの電源電流の廻シ込みにょシミ源電圧
が持ち上がった場合においても、確実に初期化制御のだ
めのパワーオンリセット信号を発生できる。
第１図は従来の・やワーオンリセット回路を示す回路図
、第２図（ａ）乃至（Ｃ）、及び第３図（ａ）乃至（ｃ
）はそれぞれ第１図に示す回路の動作タイミング図、第
４図は本発明の一実施例を示す回路図、第５図（ａ）乃
至（ｄ）は上記実施例の動作タイミング図、第６図は上
記実施例に用いられるダイオード゛の特性図、第７シｊ
は同トランジスタの特性図である。 Ｉθ・・・ＣＲ時定数回路、ｌ ７ 、 ｌ ７・・・
抵抗素子、Ｉ２・・・コンデンサ、１３，１６・・・ダ
イオ−Ｐ、Ｉ４・・・レベルシフ） 回ｔＬ ｉ ｓ
・・・トランジスタ 出願人代理人 弁理士 鈴 江 武 ）逐第１図 第２図 第３図 第４図 υトｒ 第５図 第６図 第７図
、第２図（ａ）乃至（Ｃ）、及び第３図（ａ）乃至（ｃ
）はそれぞれ第１図に示す回路の動作タイミング図、第
４図は本発明の一実施例を示す回路図、第５図（ａ）乃
至（ｄ）は上記実施例の動作タイミング図、第６図は上
記実施例に用いられるダイオード゛の特性図、第７シｊ
は同トランジスタの特性図である。 Ｉθ・・・ＣＲ時定数回路、ｌ ７ 、 ｌ ７・・・
抵抗素子、Ｉ２・・・コンデンサ、１３，１６・・・ダ
イオ−Ｐ、Ｉ４・・・レベルシフ） 回ｔＬ ｉ ｓ
・・・トランジスタ 出願人代理人 弁理士 鈴 江 武 ）逐第１図 第２図 第３図 第４図 υトｒ 第５図 第６図 第７図
Claims (3)
- （１）ＣＲ時定数回路を用いて電源投入時における直流
電源電圧の変化から初期化信号を得る電子計算機システ
ムにおいて、前記ＣＲ時定数回路の後段にレベルシフト
回路を設け、このレベルシフト回路によ１．す、外部電
源電流の廻シ込みによる電源電圧の持ち上がり分を、補
償して、この補償後のレベル変化信号により初期化信号
を得ることを特徴としたパワーオンリセット回路。 - （２） 前記レベルシフト回路を１個又は複数個のダ
イオード又はトランジスタを用いて構成した特許請求の
範囲第１項記載のパワーオンリセット回路。 - （３） 前記レベルシフト回路を１個又は複数個のダ
イオード及びトランジスタの組合せにより構成した特許
請求の範囲第１項記載のノクワーオンリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189804A JPS5979327A (ja) | 1982-10-28 | 1982-10-28 | パワ−オンリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189804A JPS5979327A (ja) | 1982-10-28 | 1982-10-28 | パワ−オンリセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5979327A true JPS5979327A (ja) | 1984-05-08 |
Family
ID=16247482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57189804A Pending JPS5979327A (ja) | 1982-10-28 | 1982-10-28 | パワ−オンリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5979327A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6277926U (ja) * | 1985-11-01 | 1987-05-19 | ||
| US7317652B2 (en) * | 2001-12-19 | 2008-01-08 | Kabushiki Kaisha Toshiba | Semiconductor device, nonvolatile semiconductor memory, system including a plurality of semiconductor devices or nonvolatile semiconductor memories, electric card including semiconductor device or nonvolatile semiconductor memory, and electric device with which this electric card can be used |
| US10520257B2 (en) | 2008-12-06 | 2019-12-31 | Controls Southeast, Inc. | Heat transfer between tracer and pipe |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722254U (ja) * | 1980-07-15 | 1982-02-04 | ||
| JPS5847927B2 (ja) * | 1978-02-21 | 1983-10-25 | 川崎重工業株式会社 | オ−トバイ用燃料タンクの製造方法 |
-
1982
- 1982-10-28 JP JP57189804A patent/JPS5979327A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847927B2 (ja) * | 1978-02-21 | 1983-10-25 | 川崎重工業株式会社 | オ−トバイ用燃料タンクの製造方法 |
| JPS5722254U (ja) * | 1980-07-15 | 1982-02-04 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6277926U (ja) * | 1985-11-01 | 1987-05-19 | ||
| JPH0528823Y2 (ja) * | 1985-11-01 | 1993-07-23 | ||
| US7317652B2 (en) * | 2001-12-19 | 2008-01-08 | Kabushiki Kaisha Toshiba | Semiconductor device, nonvolatile semiconductor memory, system including a plurality of semiconductor devices or nonvolatile semiconductor memories, electric card including semiconductor device or nonvolatile semiconductor memory, and electric device with which this electric card can be used |
| US7633826B2 (en) | 2001-12-19 | 2009-12-15 | Kabushiki Kaisha Toshiba | Semiconductor device, nonvolatile semiconductor memory, system including a plurality of semiconductor devices or nonvolatile semiconductor memories, electric card including semiconductor device or nonvolatile semiconductor memory, and electric device with which this electric card can be used |
| US10520257B2 (en) | 2008-12-06 | 2019-12-31 | Controls Southeast, Inc. | Heat transfer between tracer and pipe |
| US12111116B2 (en) | 2008-12-06 | 2024-10-08 | Controls Southeast, Inc. | Heat transfer between tracer and pipe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58140649A (ja) | 電圧検出回路 | |
| JPS60182219A (ja) | 半導体装置 | |
| JPS63245236A (ja) | 電源切替回路 | |
| JPS5979327A (ja) | パワ−オンリセツト回路 | |
| US20060145671A1 (en) | Circuit for preventing latch-up in DC-DC converter | |
| JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
| KR920008758A (ko) | 파워-온 리세트회로 | |
| JP2970054B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| JPH07202662A (ja) | パワーオンリセット回路 | |
| JPH07118640B2 (ja) | パワ−オン・リセツト回路 | |
| JP2603355B2 (ja) | 集積回路装置 | |
| KR810001513B1 (ko) | 정전원 감지 및 지연회로 | |
| SU1034190A1 (ru) | Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани | |
| JPS5863231A (ja) | イニシヤルクリア回路 | |
| JPS61150515A (ja) | 半導体集積回路 | |
| JPH0234211B2 (ja) | ||
| JPH0534026Y2 (ja) | ||
| JPS63198528A (ja) | 電源確定信号送出回路 | |
| JPS61242413A (ja) | 初期設定回路 | |
| JPH0349168B2 (ja) | ||
| JPS58178631A (ja) | 信号入力回路 | |
| JPS61248615A (ja) | パルス発生回路 | |
| JPS5990420A (ja) | シユミツト・トリガ回路 | |
| JPS5948568B2 (ja) | フリツプフロツプ回路 |