JPS5976497A - 厚膜回路の製造方法 - Google Patents

厚膜回路の製造方法

Info

Publication number
JPS5976497A
JPS5976497A JP18868482A JP18868482A JPS5976497A JP S5976497 A JPS5976497 A JP S5976497A JP 18868482 A JP18868482 A JP 18868482A JP 18868482 A JP18868482 A JP 18868482A JP S5976497 A JPS5976497 A JP S5976497A
Authority
JP
Japan
Prior art keywords
chip component
solder layer
chip
thick film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18868482A
Other languages
English (en)
Inventor
真之 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP18868482A priority Critical patent/JPS5976497A/ja
Publication of JPS5976497A publication Critical patent/JPS5976497A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は厚膜回路の製造方法に関し1、特番こ回路要素
となるデツプ部品の固着に特徴を有する。
〈背景技術〉 第1図乃至第4図はチップ部品(ミニモールドトランジ
スタ、チップ抵抗等)を厚膜回路基板に固着するための
従来の製造工程を示している。
第1図の工程では、絶縁基板(])上に所定パターンの
半田付は可能な印刷路(2)を形成し、第2図の工程で
半田浴槽へのディップ(こより各印刷路(2)十に半田
層(3)を被着する。続く第3図の工程では、チップ部
品t=」)141を半田被着ずみ印刷f?15(2]の
対向間に跨乗さ刊ると共に、チップ部品(4)の腹面を
接着剤(5)により基板(1)上に固着し、更に外部接
続端子となるリードフレーム(6)を基板(1)の側端
に挿し込む。第4図の最終工程では、半田浴槽への再度
のディップにより、各千7・プ部品(4〜の電極端(4
a)と、対応の半田層(3)とを半田により結合し、又
リードフレーム(6)の先端と対応の半田層(3)との
半田付けをなす。
上記厚膜回路の製造方法において、印刷路(2)は印刷
塗料をスクリーン印刷後、加熱重合することにより形成
されて半田付は可能な状態になるか、しばしばその後時
間経過と共に半田付は性が急速に悪くなり、従って斯る
印刷路形成後、まずその表面に半田層(3)を被着する
上記第2図の工程が必要となる。
上記5従来技術は、チップ部品の固着を上記第2図の工
程の後になすことに起因する問題を含んでいる。即ち、
第5図に示す如く、チップ部品(4)が跨乗する半田層
+31 +31の高さが不均一なため、その跨乗状態が
安定せず、接着剤(5)の未硬化時にチップ部品(4)
がずれる場合があり、又チップ部品(4)底面と基板(
1)との間の距離が一定しないために接着剤(5)の適
所塗布が困難となる。
〈発明の開示〉 本発明は上記の如く印刷路を形成し、その表面に半田層
を被着後、チップ部品を固着する際、上記従来の欠点を
伴わない方法を提供するもので、その特徴は、チップ部
品番こより橋絡される印刷路対であって、上記チップ部
品の電極と対応する辺が上記チップ部品の電極端形状に
はゾ沿って切欠されている、少なくとも1つの印刷路対
を回路基板上に形成する工程、上記印刷路上に半田層を
盛付ける工程、上記チップ部品を、その電極端が上記対
応辺の切欠内に収まる配置番こて上記基板上に固着する
工程−上記チップ部品の電極端とその附近の半田層との
電気的結合を半田により行う工程を具備すること番こあ
る。
実施例 第6図乃至第9図は本発明実施例による製造工程を示す
第6図の工程では、フェノール樹脂基板101上【こ所
定パターンの印刷路(11)〜(14)を形成する。
印刷路(111G21及び03は後出の第1チップ部品
で互し)に橋絡され、又印刷路(13+及びf14’)
はやはり後出の第2チップ部品で互円こ橋絡されるべく
夫々対をなし、上記チップ部品の電極端に対応するそれ
らの辺は、対応の上記電極端形状にはゾ沿う切欠部(l
la) (12a) (138,)(13b)及び(M
a)を有して(、Nる。
上記各印刷路を形成する材料には、銅粉混入フェノール
樹脂ペースト、例λばアサヒ化学研究所(株)製の品番
A、CPO30のものが適当であり、斯るペーストは1
50を数十分の加熱重合で半田付けが可能となる。
第7図の工程では基板01上にフラックスを塗布し、つ
いでそれを半田浴槽中ヘデイングすることにより上記各
印刷路上に半田層09を盛付ける。その後、有機溶剤で
余分なフラックスを洗い流す。
第8図の工程では、印刷路α1)02及び(13)の対
向間に第1チップ部品(161を、又印刷路(131及
び(141の対向間に第2チップ部品(171を夫々配
置すると共に、各デツプ部品の電i敬端(16a)(1
6b)(16(り(17a)(17b)を夫々対応する
印刷路の切欠部(lla)(12a)(13a、) (
13b) (14a)内に納める。コノとき、各チップ
部品は基板(1〔上に直接載置される形となり、かつ各
切欠部の周囲は半田層(151の盛上がりにより囲まれ
ており、従って各チップ部品の位置決めが容易シこなさ
れることに注意すべきである。又各チップ部品はその底
面において接着剤(18)により基板(10)に固着さ
れるが、チップ部品と基板との距離が常に一定になるの
で接着剤αSの適量塗布が可能となる。
第9図の工程では、基板uO上番こフラックスを塗布し
、これを再び半田浴槽中ヘデイングすることにより、各
チップ部品の電極端(16a)〜(16(3)、(17
a ) (171) )と、夫々の附近の半田層とを半
田(19′により連結する。その後余分なフラックスを
洗浄除去し、最終的に必要に応じて各チップ部品を含む
基板全体を樹脂にてモールドする。
上記実施例では半田槽中へのディッピングを2回行なっ
ているが、1回目のディンピングで半田層q9の盛上り
が十分なものであり、かつ基板(1(11か熱伝導のよ
いセラミックスからなる場合、第9図の工程で基板(1
0自体をホットプレート上で加熱すること番こより1回
目のディッピングで形成した半田層(1粉を溶融して各
チップ部品の電極端の半田連結をなすこともできる。
又、必要に応じて従来(第2図)の如きリードフレーム
u9を取着することもできる。即ち本実施例では第8図
の工程で第10図に示す如く、リードフレーム09の挿
し込みをなし、第9図の工程でチップ部品の半田利けと
共にリードフレームの半田付けを行なえばよい。尚81
0図の状態で、半田層(151の盛上りのためにリード
フレーム(19)の挿し込み状態が不安定になる場合か
あるが、その対策として、第11図番こ示す如く、リー
ドフレーム挿し込み部分1こ対応する印刷路■に適宜溝
(2t)を設けて、このj−での半田層の盛上りを小さ
く抑えるのが良い。
く効   果〉 本発明によれば、印刷路を形成し、その表面に半田層を
被着後チップ部品を載置固着する際、チップ部品載置状
態か安定し、又チップ部品底面と基板との間の距離が一
定して接着剤の適量塗布が可能となるのでより確実なチ
ップ部品の固着をなすことができる。
【図面の簡単な説明】
第1図乃至第5図は従来例を示す側面図、第6図乃至第
11図は本発明実施例を示し、第6図Aは平面図、第6
図Bは同■−■断面図、第7図は断面図、第8図Aは平
面図、第8図Bは同市−■断面図、第9図は断面図、第
10図は側面図、第11図A、B、 Cは平面図である
。 (1(Th ・・・基板、ul) 〜t14’l ・・
・印刷路、(1ta) (12a) (taa)(13
b)(14a)・・・切欠部、(15)・・・半田層、
0印0η・・・チップ部品。 出願人 三洋電機株式会社 代理人  弁理士 佐 野 静 夫

Claims (1)

    【特許請求の範囲】
  1. (1)  チップ部品により橋絡される印刷路対であっ
    て、上記チップ部品の電極と対応する辺が上記チップ部
    品の’、−M N端形状(こはゾ沿って切欠されている
    少なくとも1つの印刷路対を回路基板」二に形成する工
    程、上記印刷路上に半田層を盛付ける工程、上記チップ
    部品を、その電極端が上記対応辺の切欠内に収まる配置
    にて上記基板上に固着する工程、上記チップ部品の電極
    端とその附近の半田層との用、気的結合を半田により行
    う工程を具備せる厚膜回路の製造方法。
JP18868482A 1982-10-26 1982-10-26 厚膜回路の製造方法 Pending JPS5976497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18868482A JPS5976497A (ja) 1982-10-26 1982-10-26 厚膜回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18868482A JPS5976497A (ja) 1982-10-26 1982-10-26 厚膜回路の製造方法

Publications (1)

Publication Number Publication Date
JPS5976497A true JPS5976497A (ja) 1984-05-01

Family

ID=16228024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18868482A Pending JPS5976497A (ja) 1982-10-26 1982-10-26 厚膜回路の製造方法

Country Status (1)

Country Link
JP (1) JPS5976497A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257046A (ja) * 1984-06-04 1985-12-18 Ise Electronics Corp 螢光表示管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257046A (ja) * 1984-06-04 1985-12-18 Ise Electronics Corp 螢光表示管

Similar Documents

Publication Publication Date Title
JPS5976497A (ja) 厚膜回路の製造方法
JPH0395962A (ja) 電子部品搭載用基板の製造方法
JPS63155689A (ja) プリント基板の半田コ−テイング方法
JP2501668Y2 (ja) 表面実装用電気部品
JPS59186388A (ja) プリント基板の接続方法
JPS60218900A (ja) 印刷配線板
JPS6394504A (ja) 異方性導電膜
TWI235028B (en) Pin grid array package carrier and process for mounting passive component thereon
JPS63128697A (ja) 混成集積回路のモ−ルド方法
JPS6288398A (ja) フラツトパツケ−ジ形部品の半田付け方法
JPS6254996A (ja) 電子部品の実装方法
JPS6332248B2 (ja)
JPS63192292A (ja) プリント回路基板の製造方法
JPS59175791A (ja) チツプ部品の実装位置合せ方法
JPS6018993A (ja) 混成形回路基板の製造方法
JPS599995A (ja) 混成集積回路装置の部品取付方法
JPS6239094A (ja) プリント基板のチツプ部品実装方法
JPS58196091A (ja) 混成集積回路の製造方法
JPS59152691A (ja) 混成集積回路部品の予備ハンダ方法
JPS5966192A (ja) 両面プリント配線基板の製造方法
JPS5963794A (ja) 導線固定方法
JPH02310948A (ja) 電子部品搭載用基板
JPS61199694A (ja) 混成集積回路の製造方法
JPS6086892A (ja) 回路基板
JPS5941888A (ja) 電子回路板及びその製造方法