JPS5975342A - デ−タバツフアリング制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、シリアルデータにより制御されるパンチャ、
プリンタ等の複数個の出力装置を一つのユニットに収め
た複弁出力装置におけるデータバッファリング制御装置
に関するものである。

従来技術と問題点 従来、数値制御（ＮＣ）加ニブログラムをコード化して
紙テープに穿孔しまたはその内容をプリントアウトする
ための装置として、Ｒ３２３２Ｃ規格等で定まるシリア
ルデータにより制御されるパンチャ及びプリンタを一つ
のユニットに収めた複弁出力装置が知られている。この
ような装置においては、例えば第１図に示すようにパン
チャ１゜プリンタ２を収納した複合出力装置３のデータ
バッファリング制御装置４に対し、パンチャ１に対する
データとプリンタ２に対するデータとが同一のデータラ
イン５を経由して入力されることになる。この場合、伝
送されてきたデータがどの出力装置に対するデータであ
るのかを復含出力装置３側で識別し得るために、例えば
第２図に示すようにパンチデータの前後にはそのデータ
がパンチデータである旨を示すコードＡＩ、Ａ２が付加
され、プリントデータの前後にもそのデータがプリント
データである旨を示すコマンドＢｌ、Ｂ２が付加されて
いる。例えばＲ３２３２Ｃ規格では、Ａ１として起動命
令の役割も果すＤＣ２のコード（１バイト）が使用され
、八２として停止命令の役割も果すＤＣ４のコード（１
バイト）が使用される。また、Ｒ３２３２Ｃ規格にはプ
リンタの起動、停止命令がないので、ユーザ側に開放さ
れた或種のコードがＢｌ、Ｂ２に使用されている。

ところで、従来のこの種複座出力装置におけるデータバ
ッファリング制御装置４は、第３図の概念図に示すよう
に伝送されてきた情報をそっくりそのままバッファメモ
リ６に格納し、バッファメモリ６から入力順に情報を読
み出してコマンドの解読を行ない（７）、パンチャ、プ
リンタの起動。

停止及び各出力装置へのデータの割り振りを行なってい
る（８）。前述したように伝送データはコマンドによっ
て挾まれた形式で伝送されてくるものであり、然もその
データ部分は数バイトのときもあれば１バイトしかない
場合もある。従って、データと共にコマンドをもバッフ
ァメモリに格納する従来の装置ではデータのバッファ効
率が悪く、容量の大きなバッファメモリを必要とする欠
点があった。最近、マイクロプロセッサとＲＡＭ等を同
一基板上に集積化した所謂オールインワンチップマイク
ロコンピュータ（以下１チツプマイコンという）なるも
のが各種の制御装置に組み込まれるようになってきたが
、そのＲＡＭ容量は高々１２８バイト程度なので、１チ
ツプマイコンを前述のデータバッファリング制御装置に
適用した場合、従来においては、充分なデータのバッフ
ァリングが行なえず、バッファフルによりデータ送信側
に対しデータの転送停止を求める間隔が異常に短くなる
という問題点があった。

発明の目的 本発明はこのような従来の欠点を改善したものであり、
その目的は、前述のような複合出力装置において効率の
良いデータのバッファリングを可能とすることにある。

発明の構成 第４図は本発明の構成説明図である。複数の出力装置１
０ａ〜１０ｎに対するデータＤ１〜Ｏｎは、いずれの出
力装置に対するデータであるのか等を示すコマンドＡ１
〜Ｎｌ、Δ２〜Ｎ２で挾まれた形式で同一のデータライ
ン１１を経由して伝送され、受信手段１２で受信される
。コマンド解読手段１３は受信されたデータに付与され
たコマンドを解読し、いずれの出力装置に対するデータ
であるかを示す情報をデータ書き込み手段１４に通知す
る。データ書き込み手段１４は、入力されたデータをデ
ータバッファリング用のバッファメモリ１５に記憶する
と共に、該データに付与されたコマンドの解読結果から
そのデータがいずれの出力装置に対するデータであるの
かを示す情報を、バッファメモリ１５の各アドレスに対
応した記憶領域を有するデータ識別用メモＩＪ１６の対
応する記憶領域に記憶する。データ読み取り手段１７は
、データ識別用メモリ１６の記憶情報に従って前記バッ
ファメモリ１５のデータを順次読み出し、読み出したデ
ータの送り先である出力装置１０ａ〜１０ｎに該データ
を送出する。

発明の実施例 第５図は本発明データバッファリング制御装置のハード
ウェア構成の一例を示す要部ブロック図であり、２０は
１チツプマイコン、２１はマイクロプロセッサ２１　（
Ｍ　Ｐ　Ｕ）　、’２２はＲＡＭ１２３はタイマ、２４
はシリアルデータの入出力インターフェイス（以下シリ
アルｌ１０２４という）２５はクロック発生器、２６は
バス、２７ａ　、２７ｂはデータライン、２８は外付け
のＲＯＭ、２９はプリンタ、３ｏはパンチャ、３Ｉはテ
ープリーダである。１チツプマイコン２ｏがデータバッ
ファリング制御装置を構成するものであり、ＲＡＭ２２
の一部の領域がデータバッファリング用のバッファメモ
リ及びデータ識別用メモリとして使用される。

第５図において、受信用のデータライン２７ａを介して
１バイト分の情報がシリアルｌ１０２４に入力されると
、シリアルｌ１０２４から割り込み信号ＩＮＴがＭＰＵ
２１に発せられ、１チツプマイコン２０は割り込み処理
を実行する。

第６図（Ａ）、　　（Ｅ３）はこの割り込み処理の一例
を示すフローチャートであり、１チツプマイコン２０は
先ず入力された情報がパンチ用起動コマンドであるか否
か、プリンタ用起動コマンドであるか否かを判別しくス
テップＳｌ、Ｓ２　）　、パンチ用起動コマンドであれ
ば以後のデータはパンチデータであることをＲＡＭ２２
に記憶しくステップＳ３）、プリンタ用起動コマンドで
あれば以後のデータはプリントデータであることをＲＡ
Ｍ２２に記憶する（ステップＳ４）。また、ステップＳ
５．Ｓ６において、入力された情報がパンチ用停止コマ
ンドであるか否か、プリンタ用停止コマンドであるか否
かを判別し、パンチ用停止コマンドであればステップＳ
３の記憶情報をクリアしくステップＳ７）、ブリンク用
停止コマンドであればステップＳ４の記憶情報をクリア
する（ステップＳ８）。

バッファライトポインタの値を読み取り　（ステップＳ
９）、入力された情報がパンチデータであるか否かを判
別する（ステップ５１０）。この判別の結果、パンチデ
ータであるときはデータ識別用メモリ内におけるバッフ
ァライトポインタの値に対応するビットをテーブル或い
は所定の計算により求め、このビットに該データがパン
チデータである旨を示す“０”の情報を書き込み（ステ
ップ５ｌｌ）、ＲＡＭ２２に設けたパンチデータ記憶数
をカウントするバンチデータカウンタを＋１カウントア
ンプする（ステップ５１２）。また、パンチデータでな
いと判別されたときは、データ識別用メモリ内における
バッファライトポインタの値に対応するビットに該デー
タがプリントデータである旨を示す“１”の情報を書き
込み（ステップ５１３）、ＲＡＭ２２に設けたプリント
データ記憶数をカウントするプリントデータカウンタを
＋１カウントアンプする（ステップ５１４）。そして１
チツプマイコン２０は、ハソファメモリ内におけるバッ
ファライトポインタで指示されるアドレスにパンチデー
タ或いはプリントデータを記憶しくステップ５１５）、
へソファライトポインタの内容を＋１カウントアツプす
る（ステップ５１６）。

第７図は、ＲＡＭ２２中のバッファメモリ４０及びデー
タ識別用メモリ４１の構成例を示す概念図であり、バッ
ファメモリ４０がアドレスＯからアドレスｎまでのｎハ
イドの記憶領域を有する場合、ｎ／８バイト分のデータ
識別用メモリ４１を用意し、データ識別用メモリ４１の
各ピントをバッファメモリ４０の各アドレスに１対１で
対応させておくものである。例えば、バッファライトポ
インタがアドレス０を指示している場合、アドレスＯに
パンチデータを書き込むときはアドレス０に対応するデ
ータ識別用メモリ４１のビット４２に“Ｏ”を書き込む
ものである。なお、バッファライトポインタの値がバッ
ファリードポインタの値に等しくなったときは送信側に
対しデータの転送停止指令を発しくステップＳ１７，３
１８　）　、また値が最大値ｎに達したときは初期値に
復帰される（ステップＳ１９．Ｓ２０　）。

以上の動作はデータの書き込み時のものであり、次にデ
ータの読み出し時の動作を説明する。

１チツプマイコン２０は、メインルーチンにおいて例え
ば第８図に示すようにパンチデータカウンタ、プリント
データカウンタが零であるか否かを判別しており（ステ
ップＳ２１．Ｓ２２　）、バンチデータカウンタが零で
ないときはパンチ指令をオンにしてパンチ割り込みをイ
ネーブルとしくステップ５２３）、プリントデータカウ
ンタが零でないときはプリント指令をオンにしてプリン
ト割り込みをイネーブルとする（ステップ５２４）。

第５図において、プリンタ２９及びパンチャ３０はバス
２６を介して１チツプマイコン２０に接続されており、
従来と同様にタイミング信号をバス２６に出力して１チ
ツプマイコン２０に対しデータの送出を要求する。１チ
ツプマイコン２０は、パンチ割り込み、プリント割り込
みがイネーブルになると、前記タイミング信号を割り込
み信号としてパンチデータの出力及びプリントデータの
出力を行なう割り込み処理ルーチンを実行する。

第９図は、パンチデータの出力動作を実現する割り込み
処理ルーチンの一例を示すフローチャートであり、１チ
ツプマイコン２０はパンチャ３０から出力されるパンチ
タイミング信号の立上がりで該割り込み処理ルーチンへ
移行する。ここでは、１チツプマイコン２０は先ずバッ
ファメモリの読み出し先頭アドレスを指示するＲＡＭ２
２に設けたバッファリードポインタの値を読み取り　（
ステップ５２５）、且つそのポインタの値に対応するデ
ータ識別用メモリのヒントの内容を読み出して（ステッ
プＳ２６　）　、その内容が０”か否かを判別しくステ
ップＳ２７　）　、“０”であればバッファリードポイ
ンタで指示されたバッファメモリのアドレスのデータを
読み出してパンチャ３０に出力しくステップ５２８）、
“１”であればそのような動作は行なわない。次に、バ
ッファリードポインタの値を＋１カウン１〜アツプして
（ステップＳ２９　）　、バッファライトポインタの値
と比較しくステップ５３０）、同じであればパンヂデー
タカウンクをクリアすると共にパンチ指令をオフにして
パンチ割り込みをディスエーブルとする（ステップＳ３
１．Ｓ３２　）。また、同じでなければ一旦メインルー
チンへ復帰する。従って、再びパンチタイミング信号が
入力されれば上記処理が繰り返されることになる。以上
の動作はパンチデータの出力に関するものであるが、プ
リントデータの出力もほぼ同様に行なわれる。

以上の実施例は、出力装置がパンチャ３０とプリンタ２
９の２個の場合であるが、出力装置が３個。

４個の場合は、バッファメモリの１アドレスに対して２
ビツトのデータ識別用メモリビットを割り当てれば良い
。

発明の詳細 な説明したように、本発明は、入力情報のコマンドを先
ず解読してデータのめをバッファメモリに記憶し、バッ
ファメモリに記１．ａシたデータがいずれの出力装置に
対するデータであるかをバッファメモリの各アドレスに
対応する記憶領域を有するデータ識別用メモリに記憶す
るものであり、出力装置が２個の場合にはｎハイドのデ
ータに対しｎ　／　８バイト分のデータ識別用メモリを
用意するだけで済むことになる。例えば、データが１バ
イトずつコマンド（最低１バイト要する）に挾まれて送
信されてくる場合、例えば６０バイト分のメモリ容量で
は、従来においては２０バイト分のデータしかバッファ
リングできないが、本発明に依れば５２バイト分のデー
タをバッファリングすることが可能となる。このように
本発明に依ればデータのバッファ効率が向上するので、
バッファフルによりデータの転送停止を求める間隔を短
縮することができる。

【図面の簡単な説明】

第１図は複合出力装置の説明図、第２図はシリアルデー
タの構成説明図、第３図は従来のデータハソファリング
制御装置の説明図、第４図は本発明の構成説明図、第５
図は本発明データハソファリング制御装置のハードウェ
ア構成の一例を示す要部ブロック図、第６図（Ａ）、　
　（Ｂ）、第８図及び第９図は本発明装置のソフトウェ
ア構成の一例を示すフローチャート、第７図はＲＡＭ２
２中のバッファメモリ４０及びデータ識別用メモリ４１
の構成例を示す概念図である。 ２０は１チツプマイコン、２１はＭＰＵ、２２はＲＡＭ
１２３はタイマ、２４はシリアルＩ１０，２９はプリン
タ、３０はパンチャである。 特許出願人ファナソク株式会社 代理人弁理士玉蟲久五部 （外３名）

Claims (1)

【特許請求の範囲】
1. 複数の出力装置に対するデータがいずれの出力装置に対
   するデータであるか等を示すコマンドで挾まれた形式で
   同一のデータラインを経由してシリアルに入力される復
   号出力装置におけるデータバッファリング制御装置にお
   いて、データバッファリング用のハ゛ツファメモリと、
   該パンファメモファメモリに記憶するとともに該データ
   がいずれの出力装置に対するデータであるのかを示す情
   報を前記データ識別用メモリの対応する記憶領域に書き
   込むデータ書き込み手段と、前記データ識別用メモリの
   記憶情報に従って前記バッファメモリの記憶情報を読み
   出し前記複数の出力装置に分配するデータ読み取り手段
   とを具備したことを特徴とするデータバッファリング制
   御装置。