JPS5972569A - 画像情報の像方向変換方式 - Google Patents
画像情報の像方向変換方式Info
- Publication number
- JPS5972569A JPS5972569A JP57185159A JP18515982A JPS5972569A JP S5972569 A JPS5972569 A JP S5972569A JP 57185159 A JP57185159 A JP 57185159A JP 18515982 A JP18515982 A JP 18515982A JP S5972569 A JPS5972569 A JP S5972569A
- Authority
- JP
- Japan
- Prior art keywords
- image information
- image
- register
- conversion
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 3
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 6
- 102100027992 Casein kinase II subunit beta Human genes 0.000 description 2
- 101000858625 Homo sapiens Casein kinase II subunit beta Proteins 0.000 description 2
- OCKGFTQIICXDQW-ZEQRLZLVSA-N 5-[(1r)-1-hydroxy-2-[4-[(2r)-2-hydroxy-2-(4-methyl-1-oxo-3h-2-benzofuran-5-yl)ethyl]piperazin-1-yl]ethyl]-4-methyl-3h-2-benzofuran-1-one Chemical compound C1=C2C(=O)OCC2=C(C)C([C@@H](O)CN2CCN(CC2)C[C@H](O)C2=CC=C3C(=O)OCC3=C2C)=C1 OCKGFTQIICXDQW-ZEQRLZLVSA-N 0.000 description 1
- 101100517651 Caenorhabditis elegans num-1 gene Proteins 0.000 description 1
- 241000244514 Lymania Species 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 235000011950 custard Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
藍血氷艷
この発明は画像情報の縦横方向の変換装置に関する。
従来技術
画像情報を0.1の2値信号として、行列状の記憶素子
を有する記憶装置に記憶して、この画像の縦横方向を変
換する方式としては、たとえば特開昭56−27128
号公報に開示されているように、画像情報を記憶するイ
メージバッファメモリ全体の構成方法に特異なものを用
い、かつアドレスラインの制御によって画像の縦横方向
の変換を行なう方式が知られている。
を有する記憶装置に記憶して、この画像の縦横方向を変
換する方式としては、たとえば特開昭56−27128
号公報に開示されているように、画像情報を記憶するイ
メージバッファメモリ全体の構成方法に特異なものを用
い、かつアドレスラインの制御によって画像の縦横方向
の変換を行なう方式が知られている。
しかるにこの方式はイメージバッファメモリが特殊であ
るので、一般に用いられるメモリを使用することかでき
ず、また装置が大型化するとともに、イメージバッファ
全体の画像の縦横方向しか変えることができず、画像の
一部の方向を変える目 的 この発明は汎用の記憶装置を用いることができるととも
に、記憶装置内の部分的な画像情報の縦横方向を変換し
得る装置を提供することを目的とする。
るので、一般に用いられるメモリを使用することかでき
ず、また装置が大型化するとともに、イメージバッファ
全体の画像の縦横方向しか変えることができず、画像の
一部の方向を変える目 的 この発明は汎用の記憶装置を用いることができるととも
に、記憶装置内の部分的な画像情報の縦横方向を変換し
得る装置を提供することを目的とする。
込」1虱
第1図(イ)〜第1図(す)において、1は行列状に設
けられた多数の記憶ビットを有するRAMで構成したイ
メージバッファであって、イメージセンサ等で読み取っ
た画像の情報を0.1の2値形式で行列状の記憶ビット
に記憶している。
けられた多数の記憶ビットを有するRAMで構成したイ
メージバッファであって、イメージセンサ等で読み取っ
た画像の情報を0.1の2値形式で行列状の記憶ビット
に記憶している。
2はイメージバッファ1に記憶されている画像情報の縦
(Y)、構入)方向を変換するための変換用レジスタで
あって、たとえば4行4列の記憶ビットbll〜b44
を有している。3は変換用レジスータ2への書込回路で
あって、1列分(Y方向)の4ビツトに画像情報を書き
込む。4は変換用レジスタ2からのデータの続出回路で
あって、1行分(X方向)の4ビツトの画像情報を読み
出す。
(Y)、構入)方向を変換するための変換用レジスタで
あって、たとえば4行4列の記憶ビットbll〜b44
を有している。3は変換用レジスータ2への書込回路で
あって、1列分(Y方向)の4ビツトに画像情報を書き
込む。4は変換用レジスタ2からのデータの続出回路で
あって、1行分(X方向)の4ビツトの画像情報を読み
出す。
いま、たとえば第2図に示す画像情報を縦横の方向を変
換する場合について説明する。なお第2図において黒塗
は′1°白は“Ooを表すものとする・まず第2図の第
1列rxの画像情報が書込回路3に転送され変換用レジ
スタ2の第1列の4ビツトb□□〜b4□に書き込まれ
る。(第1図口参照) 次のタイミングにおいて、変換用レジスタ2の第1列の
4ビツトにあった画像情報は第2列の4ビツトb12〜
b42に転送されるとともにイメージバッファ1の第2
列r2の4ビツトが、変換用レジスタ2の第1列の4ビ
ツトに書き込まれる。
換する場合について説明する。なお第2図において黒塗
は′1°白は“Ooを表すものとする・まず第2図の第
1列rxの画像情報が書込回路3に転送され変換用レジ
スタ2の第1列の4ビツトb□□〜b4□に書き込まれ
る。(第1図口参照) 次のタイミングにおいて、変換用レジスタ2の第1列の
4ビツトにあった画像情報は第2列の4ビツトb12〜
b42に転送されるとともにイメージバッファ1の第2
列r2の4ビツトが、変換用レジスタ2の第1列の4ビ
ツトに書き込まれる。
(第・11図ハ参照)
以下同様にして第2図に示した画像情報は、第J図ホに
示すように変換用レジスタ2に書き込まれる。
示すように変換用レジスタ2に書き込まれる。
次に続出回路4は第1図(ホ)において変換用レジスタ
2の第4行の4ビツトb4□〜b44の画像情報を読み
出して、RAM5に書き込まれる。(第1図へ)次のタ
イミングでは、第1図咋)の変換用レジスタの第3行の
4ビットb3]、−b34にあった画像情報は@1図(
へ)に示すように第4行の4ビツトに転送され、続出回
路4からRAM5に、書き込まれる。
2の第4行の4ビツトb4□〜b44の画像情報を読み
出して、RAM5に書き込まれる。(第1図へ)次のタ
イミングでは、第1図咋)の変換用レジスタの第3行の
4ビットb3]、−b34にあった画像情報は@1図(
へ)に示すように第4行の4ビツトに転送され、続出回
路4からRAM5に、書き込まれる。
以下上述の動作を4回くり返すことによって、RAM5
には第3図に示すように、第2図の第1列r□にあった
画像情報が、RAM5の第1行i、1に入るように画像
情報が書き込まれ、画像情報の縦横方向の変換が行なわ
れる。
には第3図に示すように、第2図の第1列r□にあった
画像情報が、RAM5の第1行i、1に入るように画像
情報が書き込まれ、画像情報の縦横方向の変換が行なわ
れる。
上記の動作の終了後、イメージバッファ1の次の4行4
列の画像情報が変換用レジスタ2に書き込まれる。そし
てRAM5に転送される。
列の画像情報が変換用レジスタ2に書き込まれる。そし
てRAM5に転送される。
第4図は上述の制御を行なう装置の詳細な回路図であっ
て、イメージバッファ1のデータ出力は変換用レジスタ
2に連結され、また該イメージバッファ1のアドレス入
力端子には第1アドレス−カウンタ10が連結されてい
る。イメージバッファ1と変換用レジスタ2の読出/書
込端子にはN/Wジェネレータ11から、それぞ”れ適
当なタイミングで信号が印加される。
て、イメージバッファ1のデータ出力は変換用レジスタ
2に連結され、また該イメージバッファ1のアドレス入
力端子には第1アドレス−カウンタ10が連結されてい
る。イメージバッファ1と変換用レジスタ2の読出/書
込端子にはN/Wジェネレータ11から、それぞ”れ適
当なタイミングで信号が印加される。
変換用レジスタ2のデータ出力端子はRAM5に連結さ
れている。
れている。
RAM5の読出/書込もR/Wジェネレータ11の出力
で制御され、また第2アドレスカウンタ12Jこよりア
ドレス指定される。
で制御され、また第2アドレスカウンタ12Jこよりア
ドレス指定される。
13はタイミング信号発生器であって、第4図に示す信
号CKA 1 、 GK、B 1 、5TAT 、 C
KRWを出力する。
号CKA 1 、 GK、B 1 、5TAT 、 C
KRWを出力する。
14はデータセレクタである。なお上述の回路の要部の
信号波形を第、5図に示す。
信号波形を第、5図に示す。
上記の回路において、イメージバッファ1には画像情報
が記憶されているとする。まず第1アドレスカウンタ1
0にイメージバッファ1から読み出すデータの開始アド
レスを書き込む。次に変換スタート信号をタイミング信
号発生器13に印加して・変換をスタートさせると、信
号5TATによりR/Wジェネレータ11とアドレスカ
ウンタ12とを変換モードに設定する。
が記憶されているとする。まず第1アドレスカウンタ1
0にイメージバッファ1から読み出すデータの開始アド
レスを書き込む。次に変換スタート信号をタイミング信
号発生器13に印加して・変換をスタートさせると、信
号5TATによりR/Wジェネレータ11とアドレスカ
ウンタ12とを変換モードに設定する。
一方アドレスカウンタ10はタイミング信号発生器13
から印加されるパルスCK A 1をカウントして、イ
メージバッファ1にアドレスを送る。
から印加されるパルスCK A 1をカウントして、イ
メージバッファ1にアドレスを送る。
一方R/Wジェネレータ11は、データセレクタ14か
ら得られる信4JeKRWに同期して、イメージバッフ
ァ1に続出ストローブ信号R1/Wlを送り、イメージ
バッファ1から、第1列の8ビツト分の画像情報を読み
出して、変換レジスタ2の第1列目に記憶される。
ら得られる信4JeKRWに同期して、イメージバッフ
ァ1に続出ストローブ信号R1/Wlを送り、イメージ
バッファ1から、第1列の8ビツト分の画像情報を読み
出して、変換レジスタ2の第1列目に記憶される。
第1列目の8ビット分の画像情報が上述のよう搭こして
イメージバッファ1から変換レジスタ2に書き込まれる
と、アドレスカウンタ1oは第2列目を指定して、イメ
ージバッファlの第2列目の8ビット分の画像情報を読
み出す。
イメージバッファ1から変換レジスタ2に書き込まれる
と、アドレスカウンタ1oは第2列目を指定して、イメ
ージバッファlの第2列目の8ビット分の画像情報を読
み出す。
上述の動作を8回くり返して8×8個の画像情報が変換
用レジスタ2に書き込まれると、データセレクタ14か
ら信号CKB1が第2アドレスカウンタ12に印加され
て、RA M 5のアドレス−が指定される。
用レジスタ2に書き込まれると、データセレクタ14か
ら信号CKB1が第2アドレスカウンタ12に印加され
て、RA M 5のアドレス−が指定される。
一方R/Wジェネレータ11からの信号により、変換用
レジスタ2は続出状態、RA M 5は書込状態とされ
て、変換用レジスタ2に書き込まれている画像情報が各
付順に第2イメージバツフア5に書き込まれる。
レジスタ2は続出状態、RA M 5は書込状態とされ
て、変換用レジスタ2に書き込まれている画像情報が各
付順に第2イメージバツフア5に書き込まれる。
上述の動作を変換用レジスタ2の第8行になるまでくり
返すことによって、RA、 M 5はイメージバッファ
1の8列×8行分の画像情報が、縦横方向を変換されて
書き込まれる。
返すことによって、RA、 M 5はイメージバッファ
1の8列×8行分の画像情報が、縦横方向を変換されて
書き込まれる。
イメージバッファlの第1列から第8列の各列8ビット
分の画像情報が上述のようにして読み出されると、アド
レスカウンタ10はイメージバッファ1の第9列のアド
レスを指定して、該第9列の8ビット分の画像情報が読
み出される。以下上述と同様の動作をくり返して、第9
列〜第16列の各8ビット分の画像情報が読み出されて
、8行8列の画像情報の縦横変換が行なわれる。
分の画像情報が上述のようにして読み出されると、アド
レスカウンタ10はイメージバッファ1の第9列のアド
レスを指定して、該第9列の8ビット分の画像情報が読
み出される。以下上述と同様の動作をくり返して、第9
列〜第16列の各8ビット分の画像情報が読み出されて
、8行8列の画像情報の縦横変換が行なわれる。
上記の動作によって所望の領域の画像情報の縦横変換を
行ない、RAM5には、変換された画像情報を書き込ん
だ後、出カスタード出力信号GOをタイミング信号発生
器13に印加すると、信号CKB1が第2アドレスカウ
ンタ】2に印加され、RAM5の最初のアドレスを指定
する。一方、信号(:KFLWがデータセレクタ14か
らR/Wジェネレータ11に印加され、艮AM5を続出
状態にセットする。そしてRM5の画像情報は出力端子
15に順次読み出される。
行ない、RAM5には、変換された画像情報を書き込ん
だ後、出カスタード出力信号GOをタイミング信号発生
器13に印加すると、信号CKB1が第2アドレスカウ
ンタ】2に印加され、RAM5の最初のアドレスを指定
する。一方、信号(:KFLWがデータセレクタ14か
らR/Wジェネレータ11に印加され、艮AM5を続出
状態にセットする。そしてRM5の画像情報は出力端子
15に順次読み出される。
第5図は2つの変換用レジスタ2A 、2Bを設けた実
施例を示し、各変換用レジスタ2A、2Bに対して第l
RAM5A、第2RAM5Bを設けてあり各RAM5A
、5Bはアドレスカウンタ12A、12Bの出力によっ
てアドレス指定される。
施例を示し、各変換用レジスタ2A、2Bに対して第l
RAM5A、第2RAM5Bを設けてあり各RAM5A
、5Bはアドレスカウンタ12A、12Bの出力によっ
てアドレス指定される。
そしてデータセレクタ14A、14Bの信号によって、
艮/WジェネレータIIA、IIBを選択して、一方の
変換用レジスタ、たとえば2Aにイメージバッファ1の
画像情報の書き込みを行なっている間に、他方の変換用
レジスタ2Bの変換済の画像情報をλAM5Bに書き込
む。
艮/WジェネレータIIA、IIBを選択して、一方の
変換用レジスタ、たとえば2Aにイメージバッファ1の
画像情報の書き込みを行なっている間に、他方の変換用
レジスタ2Bの変換済の画像情報をλAM5Bに書き込
む。
上述の動作を変換用レジスタ2A、2Bにつ−いて交互
に行ない、またRAM5A、5Bの書込と続出とを交互
に行なう。
に行ない、またRAM5A、5Bの書込と続出とを交互
に行なう。
各系列の画像情報の変換動作は第1図および第3図に関
して説明したのと同様である。
して説明したのと同様である。
菱一般
以上詳述したように、この発明は画像メモリ内の情報を
n行n列分ずつ小出してこれを変換用レジスタに記憶し
て、この変換用レジスタの記憶情報を所定の方向から読
み出すことによって、画像の縦横方向を変換するように
したものであって、画像メモリには特別の構成は不要で
あるので、一般の汎用メモリを使用できるから、この種
の変換装置を安価に構成できる。
n行n列分ずつ小出してこれを変換用レジスタに記憶し
て、この変換用レジスタの記憶情報を所定の方向から読
み出すことによって、画像の縦横方向を変換するように
したものであって、画像メモリには特別の構成は不要で
あるので、一般の汎用メモリを使用できるから、この種
の変換装置を安価に構成できる。
また画像メモリの一部の画像情報をも方向変化できる利
点がある。
点がある。
第1図イないし第1図チはこの発明の画像の方向の変換
方式の原理的な説明図、第2図と第3図は画像情報の一
例を示す図、第4図はこの発明の一実施例を示す回路図
、@5図は第4図の実施例の要部の波形図、第6図はこ
の発明の他の実施例を示す回路図である。 工・・・イメージバッファ、2・・・変換用レジスタ、
3・・・書込回路、4・・・続出回路、5・・・RAM
特許出願人 ミノルタカメラ株式会社 代理人方理士青山 葆外2名
方式の原理的な説明図、第2図と第3図は画像情報の一
例を示す図、第4図はこの発明の一実施例を示す回路図
、@5図は第4図の実施例の要部の波形図、第6図はこ
の発明の他の実施例を示す回路図である。 工・・・イメージバッファ、2・・・変換用レジスタ、
3・・・書込回路、4・・・続出回路、5・・・RAM
特許出願人 ミノルタカメラ株式会社 代理人方理士青山 葆外2名
Claims (1)
- (1)行列状に設けた記憶素子を有する記憶装置に画像
情報を記憶するとともに、上記記憶装置の全行列数より
少なく、かつ行数と列数とが等しい部分の画像情報を行
或いは列方向に順次読み出して、上記部分的に読み出し
た画像情報を、読み出−し時と同方向で行列状に、変換
用レジスタに書き込み、上記続出時の方向に対して直角
な方向から上記変換用レジスタに書き込まれた画像情報
を読み出すことにより、像方向を直角方向に変換した画
像情報を得ることを特徴とする画像情報の像方向変換方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57185159A JPS5972569A (ja) | 1982-10-20 | 1982-10-20 | 画像情報の像方向変換方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57185159A JPS5972569A (ja) | 1982-10-20 | 1982-10-20 | 画像情報の像方向変換方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5972569A true JPS5972569A (ja) | 1984-04-24 |
Family
ID=16165862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57185159A Pending JPS5972569A (ja) | 1982-10-20 | 1982-10-20 | 画像情報の像方向変換方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5972569A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63205694A (ja) * | 1987-02-21 | 1988-08-25 | 日本電気株式会社 | イメ−ジ縮小回転回路 |
-
1982
- 1982-10-20 JP JP57185159A patent/JPS5972569A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63205694A (ja) * | 1987-02-21 | 1988-08-25 | 日本電気株式会社 | イメ−ジ縮小回転回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH059872B2 (ja) | ||
JPS5876882A (ja) | ダイナミツク型メモリ装置 | |
JPS5972569A (ja) | 画像情報の像方向変換方式 | |
JPH0222958B2 (ja) | ||
US4291306A (en) | Figure displaying device | |
JP3232835B2 (ja) | 直列並列変換回路 | |
JPS5910084A (ja) | デ−タ転送装置 | |
JPS6048828B2 (ja) | メモリアドレス方式 | |
JPS6211380A (ja) | 画像信号変換方法 | |
JPS604988A (ja) | 画像表示装置 | |
JPS61114351A (ja) | メモリ制御装置 | |
JP2737154B2 (ja) | 画像拡大表示回路 | |
JPS5949647A (ja) | メモリ制御方法 | |
JP2883374B2 (ja) | ミラーイメージ回路 | |
JPH0213396B2 (ja) | ||
JPS5995589A (ja) | Crt表示装置 | |
JPH01259461A (ja) | 画像記憶装置のアクセス方式 | |
JPH01157180A (ja) | スキャンコンバータ | |
JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
JPS6030037B2 (ja) | メモリアドレス方式 | |
KR850005638A (ko) | 디지탈 컴퓨터 | |
JPS58102982A (ja) | 画像表示装置 | |
JPS59176773A (ja) | 画像メモリ制御方式 | |
JPS6210692A (ja) | 映像信号生成回路 | |
JPH0525424B2 (ja) |