JPH01259461A

JPH01259461A - 画像記憶装置のアクセス方式

Info

Publication number: JPH01259461A
Application number: JP8718088A
Authority: JP
Inventors: Masahiko Washimi; 鷲見　昌彦
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-04-11
Filing date: 1988-04-11
Publication date: 1989-10-17
Anticipated expiration: 2009-09-28
Also published as: JPH0677262B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、画像情報を高速かつ効率的に処理すること
ができる画像記憶装置のアクセス方式（従来の技術）画像処理装置によって画像情報を画像メモリへ格納して
、格納した画像情報を処理する場合には、従来より２つ
の方法が用いられていた。

第１の方法は、１画像（ピクセル）を表現する情報を単
位として、画像を構成する多数の画素を画像メモリのア
クセス単位であるワード方向に格納する方法であり、パ
ック方式と呼ばれている。

次に、例えば１画素が４ビツトの情報からなる場合につ
いて、第１４図（Ａ＞乃至第１４図（Ｃ）を参照して説
明する。なお、第１４図（Ａ）乃至第１４図（Ｃ）にお
いて、Ｒ，Ｇ、Ｄ、Ｉは、位置がその構成要素である赤
（ＲＥＤ）、緑（ＧＲＥＥＮ）青（ＢＬＵＥ）、明度（
ＩＮＴＥＮＳＹＴＹ）を示すものである。また、０．１
．２．は例えばＣＲＴ画面を走査した順に得られるそれ
ぞれ１つづつの画素に対応する。

この第１の方法は、画像を走査した順に得られる１つの
画素の４ビツトの情報を、順次格納して行くものである
。この第１の方法は、曲線や円のパターンに応じた図形
の画像情報を画像メモリに書き込む場合に好適である。

しかしながら、この第１の方法は、得られた画像情報が
文字情報である場合に、予め、保存されている文字のフ
ォント情報から色のついた文字を生成するには適してい
ない。すなわち、文字のフォント情報は、使用される時
に展開される色が決定されるために、通常第１４図＜８
）に示すように隣接する１画素がワード方向に、白黒情
報として１画素当り１ビツトの単位で保存格納されてい
るからである。

このように保存格納されたフォント情報を、第１４図（
Ａ）に示す画像情報に対応させるためには、第１４図（
Ｂ）に示すフォント情報の隣接するビットを、第１４図
（Ｃ）に示すように、それぞれ４ビツト離れた位置に展
開する必要がある。

このため、このような処理を行うために時間を要し、画
像処理を高速に行うことが困難であった。

次に第２の方法について、第１５図（Ａ）及び第１５図
（Ｂ）を用いて説明する。

この第２の方法は、第１の方法による文字処理の欠点を
補うものである。この第２の方法による画像情報の配置
は、第１の方法で１画素が１ビツトの構成要素からなる
場合の配列に似ており、第１５図（Ａ）に示すように、
隣接する１画素の対応するそれぞれの構成要素の情報は
、アドレス空間上においても隣接している。しかしなが
ら、１画素を構成するそれぞれの４つの構成要素は、第
１５図（Ａ）に示すように、アドレス空間上において離
れて格納される。

このような格納方法では、フォント情報から文字情報を
生成するために、例えば第１５図（Ｂ）に示すように、
ＰＯからＰＣの値をそのまま１画素のそれぞれの構成要
素に対応させるか、あるいは、反転して対応させるか、
または、何もしないかのいずれかを表示しようとする色
に応じて行なうようにすればよい。このため、第１の方
法のように、フォント情報を展開する必要はなくなり、
処理時間を速めることができる。

しかしながら、第１の方法では、１画素分の格納位置に
それぞれの構成要素を格納するためには、第１４図（Ａ
）に示すように１ワードの内の４ビツトを書き換えれば
よいのに対して、第２の方法では、１画素分の格納位置
にそれぞれの構成要素を書き込むためには、第１５図（
Ａ）に示すように、離れたそれぞれのワードの所定の１
ビツトについて書き換えを行わなければならない。この
ため、第２の方法は、直線等の図形を発生させる場合に
、第１の方法に比べて困難となり、処理時間上記したよ
うに、第１の方法は、格納された画像情報から直線や円
等の図形を形成するのに適している。しかしながら、そ
の反面、フォント情報に基づいて文字情報を生成するた
めには処理時間を要し、高速処理が困難であるという問
題があった。

第２の方法にあっては、文字の形成においては適してい
るが、直線等の図形を形成するためには、第１の方法よ
り処理時間を要し、高速処理を行うことが困難であった
。

したがって、いずれの方法においても、図形情報や文字
情報の画像情報を高速に処理することが困難であるとい
う問題があった。

一方、最近では、メモリへの保存形式が異なる図形情報
や文字情報等の画像情報の処理に適した特殊な専用メモ
リが開発されはじめている。

しかしながら、このようなメモリは、通常使用されてい
る汎用なメモリに比べて、外部端子の数が多く、パッケ
ージ寸法が大ぎくなっている。このため、実装密度が低
下するという問題が生じることになる。さらに、このよ
うなメモリは、特殊なだめ汎用性が低く、コスト高を招
いていた。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、ｍビットの画像情報からな
る単位画素がｎ個で構成された単位画面情報を処理する
際に、単位画素を構成するｍビットの画像情報のアクセ
スと、それぞれの単位画素に対して同一の情報を示すｎ
個の画像情報のアクセスを容易に行なうことが可能とな
り、構成の大型化及びコストの上昇を招くことなく、様
々な画像の画像情報を高速に処理することができる画像
記憶装置のアクセス方式を提供することにある。

上記目的を達成するために、この発明は、外部メモリに
対して入出力されるｍ×ｎ個の画像情報にそれぞれ対応
してｍ行ｎ列に配列されたセル回路を備え、ｍ×ｎ個の
画像情報が外部メモリから一度に読出された時には、選
択指定された前記−セル回路は外部メモリから与えられ
る画像情報を読出し、選択指定されない前記セル回路は
外部メモリから与えられる画像情報を格納保持し、ｍ×
ｎ個の画像情報を外部メモリに一度に書込む時には、選
択指定された前記セル回路は書込み用の画像情報を対応
する外部メモリに与え、選択指定されない前記セル回路
は格納保持している画像情報を外部メモリに与える記憶
手段と、行方向に配列された前記セル回路を選択指定す
る行位置指定手段と、列方向に配列された前記セル回路
を選択指定する列位置指定手段と、前記行位置指定手段
と前記列位置指定手段が選択指定する前記セル回路を決
定し、前記セル回路に書込み用の画像情報を供給して、
前記セル回路及び外部メモリのアクセス動作を制御する
制御手段とから構成される。

（作用）上記構成において、この発明は、外部メモリを入出力す
るｍ×ｎ個の画像情報に対して、行方向の１個の画像情
報くピクセル情報）あるいは列方向のｎ個の画像情報（
プレーン情報〉を単位どしてアクセスするようにしてい
る。

（実施例）以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の第１の実施例に係わる画像記憶装置
の構成図であり、第２図は第１図の一部構成図であり、
第３図は第１図に示す装置のタイミングチャートであり
、第４図はアドレス信号の説明図である。そして、第５
図、第６図、第７図は以下に述べる実施例の概念を示す
説明図である。

まずはじめ、に第５図乃至第７図を参照して以下に示す
実施例の概念を説明する。

第５図及び第６図は、電子銃１から発生ずる電子線の流
れ３によって例えばカラーブラウン管５に形成される画
像情報及びその構成要素を示している。カラーブラウン
管５上に形成される画像情報における１つの画素は５ａ
から５ｈの８ビツトからなるピクセル情報からなってい
る。このピクセル情報は、例えば１画素の色情報を示す
ものである。第５図において、色情報が５ａから５ｈで
なる１画素分の情報をピクセル情報バイトとする。

このようなピクセル情報バイトをアクセスの単位とする
場合、このアクセスをピクセルアクセスと呼ぶ。

一方、第６図において、表示画面上の矢印で示す走査方
向の８ビツト分の１つの色情報からなる情報をプレーン
情報バイトとする。したがって、８ビツトの画素を示す
情報は８個のプレーン情報バイトからなることになる。

このようなプレーン情報バイトをアクセスの単位として
いる場合に、このアクセスをプレーンアクセスと呼ぶ。

次に、ピクセルアクセス及びプレーンアクセスについて
説明する。ここで、第５図に示したピクセル情報バイト
と、第６図に示したプレーン情報バイトを第７図に示す
８行×８列で構成される６４個のメモリセルに対応させ
る。ここで、第１番目の画素の５ｈの色情報を示す情報
点Ｐ１は、第７図に示すマトリックス状に配列されたメ
モリセルにおいて、（１，１）に対応し、第１番目の画
素の５ａの色情報を示す情報点Ｐ２は（８，１＞に対応
し、第８番目の画素の５ａの色情報を示す情報点Ｐ３は
（８，８＞に対応し、第８番目の画素の５１の情報を示
す色情報点Ｐ４は、（１，８＞に対応させるようにする
。したがって、第５図に示すピクセル情報バイトｐＨは
、第７図に示すメモリ配列において、（１，１）、（２
，１）。

（３，１）・・・（８，１＞のそれぞれの位置のメモリ
セルに対応し、ピクセル情報バイトＰＩ２は、（１，２
）、（２，２）、（３，２）・・・（８，２）に対応し
、ピクセル情報バイトＰＩ３は、（１゜３）、＜２．３
）、（３，３）・・・（８，３）に対応している。

このようにして、それぞれのピクセル情報バイトをメモ
リセルに対応させ、それぞれのピクセル情報バイトのピ
クセルアクセスは、６４ビツトのすべての情報を読み出
し、必要とするピクセル情報以外の５６ビツトの読み出
された情報はそのまま書き戻されることによって行われ
る。

一方、プレーンアクセスは、第６図に示すプレーン情報
バイトＰＬ１．ＰＬ２．ＰＬ３をアクセスすることによ
って行なわれる。ここで、プレーン情報バイトＰＬＩは
、第７図に示すメモリ配列において、（１，１）、（１
，２）、（１，３）・・・（１，８）に対応し、プレー
ン情報バイトＰＬ２は、（２，１＞、（２，２）、（２
，３）・・・（２，８）に対応し、プレーン情報バイト
ＰＬ３は、（３，１）、（３，２＞、（３，３）・・・
（３゜８）に対応させるようにしている。

このようにして、それぞれのプレーン情報バイトとメモ
リセルを対応させ、それぞれのプレーン情報バイトのア
クセスは、６４ビツトのすべての情報を読み出し、必要
とするプレーン情報以外の読み出された５６ビツトの情
報をそのまま書き戻すことによって行われる。これによ
り、プレーン情報バイトＰＬ１の次のプレーン情報バイ
トは、第６図において、プレーン情報バイトＰＬ１の右
側となり、５ａで示される色情報に続いてプレーン情報
バイトＰＬ２が連続されることになる。したがって、プ
レーン情報バイトＰＬ１．ＰＬ２゜ＰＬ３はそれぞれの
色情報５ａ、５ｂ、５ｃに対応し、８バイト目のプレー
ン情報バイトは５ｈで示される色情報となり、９バイト
目のプレーン情報バイトは、プレーン情報バイトＰＬ１
の右側に位置することになる。

そして、ピクセルアクセスおよびプレーンアクセスの両
方のアクセスを、それぞれのメモリセル毎に書き込み制
御信号を与えることなく、全体で１つのライト信号によ
って容易に行うようにすることが、この発明の特徴にな
っている。

以下、第１の実施例から順を追って説明する。

第１図に示すこの第１の実施例の画像記憶装置は、通常
用いられているスタティックＲＡＭ用の−り御信号を発
生する制御回路１１と、通常用いられているスタティッ
クＲＡＭとの中間に位置し、メモリを単なる一次元記憶
装置としてではなく、二次元構成の記憶装置として用い
られるようにしたものである。

制御回路１１は、アドレス（ＡＤ）信号、ライト（ＷＲ
）信号、アウトプットイネーブル（ＯＥ）信号を、それ
ぞれ対応したアドレス信号線Ｓ１゜ライト信号線Ｓ２．
アウトプットイネーブル信号線Ｓ３を介して外部のスタ
ティックＲＡＭ　（図示せず）に与える。これらの信号
のタイミングを第３図に示す。

第３図に示すそれぞれの制御信号のタイミングは、同一
メモリサイクル内で、１つのメモリセルの情報を読み出
し、さらにそのメモリセルに新たな情報を書き込む一連
の動作を行うリードモディファイライトモード動作を行
うためのタイミングを示したものである。

また、制御回路１１はアドレス信号の一部として３ビツ
トのアドレス信号を信号線Ｓ６を介して出力し１、ピク
セルアクセスとプレーンアクセスを選択するイネーブル
信号を信号線Ｓ５を介して出力する。さらに、制御回路
１１は、この実施例の画像記憶装置のセル回路と８本の
信号線Ｓ６を介して接続されており、この信号線Ｓ６を
介して制御回路１１と画像記憶装置とのデータの入出力
が行なわれる。

なお、制御回路１１から出力されるアドレス信号のピッ
１〜構成と、信号線８２．Ｓ４．８５の対応関係を第４
図に示す。

この実施例の画像記憶装置は、行位置指定回路１３と列
位置指定回路１５と、８行×８列のマトリックス状に配
列されたセル回路１７から構成されている。

行位置指定回路１３はマトリックス状に配列されたセル
回路群のうち行方向に配列されたセル回路１７群を指定
するものである。行位置指定回路１３は制御回路１１か
ら与えられる３つのアドレス信号を受けてこれをデコー
ドし、行方向に配列されたセル回路１７に与えられる８
本の出ノ〕のうち１つの出力のみをルベルく活性化）に
して行方向に配列された８個のセル回路１７を指定する
。

このような、行位置指定回路１３による指定動作は、制
御回路１１から出力されるイネーブル信号がＯレベル、
すなわち、イネーブル信号が反転ゲート１９によって反
転されルベルの信号が行位置指定回路１３に供給され時
に行なわれ、イネーブル信号がルベルの時には、行位置
指定回路１３の出力はすべて０レベルとなり、セル回路
１７は行方向に指定されない。

列位置指定回路１５は、列方向に配列されたセル回路１
７を指定するものである。列位置指定回路１５は、行位
置指定回路１３と同様に制御回路１１から与えられるア
ドレス信号を受けてこれをデコードし、８つの出力のう
ち１つの出力をルベル状態として、列方向に配列された
８個のセル回路１７を指定する。しかし、列位置指定回
路１５は、制御回路１１から与えられるイネーブル信号
がルベル状態の時に、上記した動作を行ない、イネーブ
ル信号がＯレベル状態にあっては、列方向に配列された
セル回路１７の指定は行われない。

したがって、アドレス信号の１組の組合せに対して、行
位置指定回路１３の出力及び列位置指定回路１５の出力
のうち１つの出力のみがルベル状態なとり、１行に配列
された８個のセル回路１７の指定が行われるか、１列に
配置された８個のセル回路１７の指定が行われるかのい
ずれかとなる。

次に、セル回路１７の具体的な構成を第２図を参照して
説明する。

第２図はセル回路１７の構成を示す図である。

セル回路１７は、それぞれ対応したアウトプットイネー
ブル信号線Ｓ３及びデータ信号線Ｓ６によって制御回路
１１と接続され、制御回路１１から出力さるアウトプッ
ト信号が与えられており、セル回路１７の書き込み及び
読み出しデータとなるデータ信号が、データ信号線Ｓ６
を介して入出力される。なお、セル回路１７の位置が、
（ｅ。

０）で表わされる場合に、データ信号線８６ｍには８本
のデータ線のうち１本口が対応し、データ信号線Ｓ６ｎ
にはｎ木目が対応するものとする。

列位置指定回路１５の出力となる列活性化信号及びデー
タ信号線Ｓ６ｎから与えられる書き込みデータは、ＡＮ
Ｄゲート２１に与えられる。行位置指定回路１３の出力
信号となる行活性化信号及びデータ信号線Ｓ６ｎから与
えられる書き込みデータは、ＡＮＤゲート２３に与えら
れる。ＡＮＤゲート２１およびＡＮＤゲート２３のそれ
ぞれの出力は、ＯＲゲート２５の入力に与えられる。

また、列活性化信号及び行活性化信号は、ＯＲゲート２
７に与えられている。ＯＲゲート２７の出力及びＯＲゲ
ート２５の出力は、ＡＮＤゲート２９に与えられており
、ＯＲゲート２７の出力はさらに反転ゲート３１を介し
てＡＮＤゲート３３に与えられている。ＡＮＤゲート２
９及びＡＮＤゲート３３のそれぞれの出力は、ＯＲグー
１−３５に与えられており、ＯＲゲート３５の出力は、
アウトプットイネーブル信号により制御されるトライス
テート型の出力バッファ回路３７に与えられている。こ
の出力バッファ回路３７は、アウトプットイネーブル信
号がルベル状態の時に入力信号を出力し、アウトプット
イネーブル信号がＯレベル状態時に出力をハイインピー
ダンス状態にする。出力バッファ回路３７の出力は、外
部メモリ（図示せず）と、トライステート型のバッファ
回路４１．４３と、トランスペアレントラッヂ回路（以
下単にラッチ回路と呼ぶ）４５の入力りに与えられる。

バッファ回路４１は、その出力がデータ信号線Ｓ６ｎ及
びＡＮＤゲート２１の一方の入力に与えられており、Ａ
ＮＤゲート４７の出力により制御されている。バッファ
回路４３は、その出力がデータ信号線Ｓ６ｎ及びＡＮＤ
ゲート２３の一方の入力に与えられており、ＡＮＤゲー
ト４つの出力により制御されている。ＡＮＤゲート４７
には、その入力に死活性化信号及びアウトプットイネー
ブル信号を反転ゲート５１によって反転した信号が与え
られている。ＡＮＤゲート４９はその入力に行活性化信
号及びアウトプットイネーブル信号が反転ゲート５１に
よって反転された信号が与えられている。

ラッチ回路４５は、アウトプットイネーブル信号より制
御されており、その出力ＱをＡＮＤゲート３３の一方の
入ノｊに与える。すなわち、ラッチ回路４５はアウトプ
ットイネーブル信号が０レベル状態時に入力が与えられ
、アウトプットイネーブル信号がＯレベル状態からルベ
ル状態に変化した時に、変化する直前に与えられた入力
をラッチして保持し、保持した内容を出力ＱとしてＡＮ
Ｄゲート３３に与える。

以上、説明したように、この発明の第１の実施例は構成
されており、次にこの第１の実施例を第２図に示すセル
回路１７に着目して説明する。

まずはじめに、読み出し動作について説明する。

Ｏレベル状態のアウトプットイネーブル信号及びアドレ
ス信号が制御回路１１から出力されると、セル回路１７
に接続されている外部メモリからアドレス信号にしたが
って、画像情報がセル回路１７のラッチ回路４５及びバ
ッファ回路４１．４３に与えられる。

また、アウトプットイネーブル信号は、Ｏレベル状態で
あるので、ＡＮＤゲート４７．４９のそれぞれの一方の
入力は、ルベル状態になっている。これにより、死活性
化信号がルベル状態であれば、ＡＮＤグー１〜４７の出
力はルベル状態となり、バッファ回路４１に与えられた
画像情報はデータ信号線８６ｍを介して出力される。一
方、行活性化信号がルベル状態であれば、ＡＮＤゲート
４９の出力はルベル状態となり、バッファ回路４３に与
えられた画像情報はデータ信号線Ｓ６ｎを介して出力さ
れる。

したがって、外部メモリから読み出されてセル回路１７
に与えられた画像情報は、死活性化信号がルベル状態で
あれば、ピクセル情報バイトとしてピクセル型の読み出
しがなされ、行活性化信号がルベル状態であれば、プレ
ーン情報バイトとしてプレーン型の読み出しがなされる
ことになる。

次に、書き込み動作について説明する。

上記の読み出し動作が終了した後、第３図に示すように
、アウトプットイネーブル信号がルベル状態となり、ラ
イト信号がＯレベル状態になると、書き込み動作が開始
される。

このような状態において、死活性化信号がルベル状態で
ある場合は、データ信号線５６１１１から与えられる書
き込みデータが、ＡＮＤゲート２１及びＯＲゲート２５
を介して、ＡＮＤゲート２９に与えられる。一方、行活
性化信号がルベル状態である場合には、データ信号線Ｓ
６ｎから与えられる書込みデータが、ＡＮＤゲート２３
及びＯＲゲート２５を介して、ＡＮＤゲート２９に与え
られる。

また、死活性化信号あるいは行活性化信号がルベル状態
である場合には、ＯＲゲート２７の出力はルベルとなる
。これにより、ＡＮＤゲート２９に与えられた古き込み
データは、ＡＮＤゲート２９及びＯＲゲート３５に与え
られる。また、ＯＲゲート２７の出力がルベル状態であ
るため、ＡＮＤゲート３３の出力は０レベル状態となり
、ＯＲゲート３５の一方の出力はＯレベル状態となる。

これにより、ＯＲゲート３５に与えられた書き込み情報
は、ＯＲゲート３５及び導通状態の出力バッファ回路３
７を介して、外部メモリに書ぎ込まれる。

一方、０レベル状態の行活性化信号及び死活性化信号が
与えられるセル回路１７にあっては、ＯＲゲート２７の
出力はＯレベル状態となり、ＡＮＤゲート２９の出力は
Ｏレベル状態となる。しかし、ＡＮＤゲート３３の一方
の入力はルベル状態となるため、ラッチ回路４５の出力
Ｑが、書き込みデータとしてＡＮＤゲート３３．ＯＲゲ
ート３５及び出力バッファ回路３７を介して外部メモリ
に書き込まれる。すなわち、指定されないセル回路１７
にあっては、書き込み動作の前にラッチ回路４５に読み
込まれた読み出しデータが書き込みデータとなる。した
がって、第３図に示すようなタイミングにあっては、読
み出されたデータが再び同一のセルに店き込まれるリー
ドモディファイライトモードの動作が行なわれることに
なる。

これにより、セル回路１７に与えられた画像情報は、朝
酒性化信号がルベル状態であれば、ピクセル情報バイト
としてピクセル型の書き込みがなされ、行活性化信号が
ルベル状態であれば、プレーン情報バイトとしてプレー
ン型の書ぎ込みがなされることになる。

したがって、列位置指定回路１３及び行使間指定回路１
５に与えられるアドレス信号及びイネーブル信号を制御
することにより、ピクセル情報バイトのピクセルアクセ
スあるいはプレーン情報バイトのプレーンアクヒスが、
通常用いられているメモリ（外部メモリ）を使用して、
極めて容易に行なうことができるようになる。また、セ
ル回路６丁は同様な回路の繰返しで構成されているため
、高集積化が可能となり、さらに、回路規模を小さくす
ることができる。これにより、構成の大型化及びコス１
への上昇を抑えることができるようになる。

次に、この発明の第２の実施例を、第８図乃至第１０図
を用いて説明する。

第８図は第２の実施例を示す画像記憶装置の構成を示づ
図、第９図１よ第８図に示すセル回路の構成を示す図、
第１０図は第８図に示す装置のタイミングチャート図で
ある。

この第２の実施例は、本発明の画像記憶装置を一般に用
いられているダイナミック型のメモリ（外部メモリ）と
、このダイナミック型のメモリにアドレス信号（ＡＤ＞
及びＯレベル状態でアクティブ状態となるライト信号、
（ＷＲ）、アウトプットイネーブル信号（ＯＥ）　、Ｒ
ＡＳ信号、ＣＡＳ信号等の制御信号を与える制御回路５
５との間に位置して、画像情報の入出力を行なうもので
ある。

この第２の実施例の画像記憶装置は、例えば、・　　８
行×８列にマトリックス状に配列されたセル回路５７と
、これらのセル回路５７のうち行方向に配列されたセル
回路５７を指定して選択する行レジスタ５９と、列方向
に配列されたセル回路５７を指定して選択する列レジス
タ６１と、それぞれのセル回路５７と制御回路とのデー
タの入出力を制御するスイッチ回路６３とから構成され
ている。

行レジスタ５９は、行方向に配列されたそれぞれのセル
回路５７群と８本の制御信号６５を介して接続されてお
り、それぞれのセル回路５７に制御信号を与えている。

列レジスタ６１は、列方向に配列されたそれぞれのセル
回路５７群と８本の制御信号線６７を介して接続されて
おり、それぞれのセル回路５７に制御信号を与えている
。

スイッチ回路６３は、制御回路５５とそれぞれのセル回
路５７との間に接続されており、制御回路５５から信号
線Ｓ１０を介して供給される選択信号及び信号線３１１
を介して供給される３つのアドレス信号にしたがって、
制御回路５５から８本のデータ信号線３１２を介して与
えられる８つのデータを、６４本のデータ信号線Ｓ１３
のうち行方向あるいは列方向のセル回路５７に接続され
た、８本のデータ信号線Ｓ１３に与えるものである。ケ
なわち、スイッチ回路６３は、選択信号により６４本の
データ信号Ｓ１３のうち行方向あるいは列方向を選択し
、３つのアドレス信号により選択された列方向あるいは
行方向のセル回路５７ＩＣＹを指定する。

セル回路５７は、外部メ［す（図示せず）に対してそれ
ぞれデータ信号線８１３を介して接続されている。セル
回路５７は、例えば第９図に示すように構成されている
。

第９図において、セル回路５７は、選択回路６つと、Ｏ
Ｒゲート７１と、トランスペアレントラッチ回路（以下
単に「ラッチ回路」と呼ぶ）７３とから構成されている
。

選択回路６９は、ＡＮＤゲート７４．７５とＯＲゲート
７７と、トライステート型の出力バッファ回路７９と、
反転ゲート８１とから構成されている。

ＯＲゲート７１は行レジスタ５９及び列レジスタ６１か
ら与えられる制御信号を入力して、出力をＡＮＤゲート
７５に与えるとともに、反転ゲート８１を介してＡＮＤ
ゲート７４に与える。また、ＡＮＤゲート７４には、ラ
ッチ回路７３の出力Ｑが与えられており、ＡＮＤゲート
７５には、データ信号が与えられている。ＡＮＤゲート
７４，７５の出力はＯＲゲート７７に与えられ、ＯＲゲ
ート７７の出力はアウトプットイネーブル信号により制
御される出力バッフ１回路７９に与えられている。出力
バッファ回路７９の出力は、アウトグツ１〜イネーブル
信号にしたがってラッチ動作の制御がなされるラッチ回
路７３の入力りに与えられており、ざらに、信号線８１
３を介して外部メモリに接続されている。

次に、この第２の実施例の作用をセル回路５７に着目し
て説明する。なお、制御回路５５から出力されるアドレ
ス信号とそれぞれの制御信号は、第１０図に示すように
、リードモディファイライトモード時のタイミングとす
る。

まずはじめに、制御回路５５から出力される制御信号に
より外部メモリからデータが読み出されると、この読み
出されたデータはデータ信号線Ｓ１３を介して対応する
セル回路５７に与えられる。

セル回路５７に与えらたデータはラッチ回路７３に与え
られる。この時、アウトプットイネーブル信号はＯレベ
ル状態であるため、出力バッフ７回路７９はハイインピ
ーダンス状態になっている。

イして、アウトプットイネーブル信号がＯレベル状態か
らルベル状態に変化すると、ラッチ回路７３に与えられ
たデータはラッチ回路７３にラッチされる。

次に、ライト信号がＯレベル状態となり、行レジスタ５
９から制御信号線６５を介して与えられる制御信号、あ
るいは列レジスタ６１から制御信号線６７を介して与え
られる制御信号がルベル状態になると、ＡＮＤゲート７
５の一方の入力はルベル状態となる。これにより、制御
回路５５からスイッチ回路６３を介して与えられるデー
タがＡＮＤゲート７５に与えられ、ＯＲゲート７７を介
して出力バッフ７回路７９に与えられる。出力バッファ
回路６９に与えられたデータは、アウトプットイネーブ
ル信号がルベル状態であるため、出力バッフ７回路７つ
からデータ信号線Ｓ１３を介して外部メモリに書き込ま
れる。

一方、行レジスタ５９及び列レジスタ６１から与えられ
る制御信号がともにＯレベル状態である場合は、ＡＮＤ
ゲート７３の一方の入力がルベルとなるため、ラッチ回
路７３の出力ＱがＡＮＤゲート７４を介してＯＲゲート
７７に与えられる。

ＯＲゲート７７に与えられた出力Ｑは、出力バッファ回
路７９からデータ信号線Ｓ１３を介して外部メモリに書
き込まれる。すなわち、選択されないセル回路５７あっ
ては、リードモディファイライト動作が行なわれること
になる。

したがって、スイッチ回路６３に与えらる選択信号及び
アドレス信号を制御することによって、ピクセル情報バ
イトのピクセルアクセスあるいはプレーン情報バイトの
プレーンアクセスが、通常用いられているメモリ（外部
メモリ〉を使用して、容易に行なうことができるように
なり、第１の実施例と同様の効果を得ることができる。

次に、この発明の第３の実施例を第１１図及び第１２図
を用いて説明する。この発明の第３の実施例の特徴とす
るところは、第１図に示した制御回路１１から信号線Ｓ
１及び信号線Ｓ４を介して出力されるアドレス信号を第
１１図に示すシフト変換回路８３で受けて、このシフト
変換回路８３を介して外部メモリ及び行位置指定回路１
３及び列位置指定回路１５にアドレス信号を与えて、外
部メモリに対するプレーン情報バイトの格納アドレスを
変化させるようにしたものである。

シフト変換回路８３は、制御回路１１から出力されるイ
ネーブル信号が与えられており、このイネーブル信号よ
ってアドレス信号（Ａｏ　”−Ａ２２　）をシフトする
ものである。イネーブル信号がＯレベル状態にあっては
、入力されるアドレス信号をシフトすることなく出力す
る。このような場合には、ピクセル情報パイ１〜及びプ
レーン情報バイトは、第１の実施例と同様な外部メモリ
のアドレス空間に格納される。一方、イネーブル信号が
ルベル状態にあっては、すなわち、列方向に配列された
セル回路１７が指定された場合には、入力されるそれぞ
のアドレス信号を上位側へ３ビツトシフトし、上位側の
３ビツトのアドレス信号を下位側の３ビツトへシフトす
る。

このようにすることにより第１１図に示すように、それ
ぞれの行方向のプレーン情報バイトは、外部メモリのア
ドレス空間上でバイト単位で順次格納されず、外部メモ
リのアドレス空間上で離れて格納され、第６図に示した
プレーン情報バイトＰＬ１が格納される次のアドレス空
間上には、走査面上でプレーン情報バイトの右側の９バ
イト目にプレーン情報バイトＰＬ９が格納されることに
なる。これにより、同一の色情報で構成されたプレーン
情報バイトをアドレス空間上に順次格納することができ
るようになる。

このように、この発明のそれぞれの実施例によれば、第
１３図（Ａ）に示すように１画素分の８ビットの色情報
で構成されるピクセル情報バイトをピクセルアクセスす
ることができるとともに、第１３図（Ｂ）に示すように
、１画素分の同一の色情報から構成されるプレーン情報
バイトをプレーンアクセスすることができるようになる
。これにより、画像情報のアクセス時に論理演鋒等を行
ない、例えば、第１３図（Ｃ）に示すように、画像のカ
ラー情報を白黒情報として描出してアクセス（るカラー
・エクストラクション・アクセス（ＣＯＬＯＲ−ＥＸＴ
ＲＡＣＴ　ｌ０Ｎ−ＡＣＣＥＳＳ）や、第１３図（Ｄ）
に示すうに、白黒の画像情報をカラー情報として展開す
るカラー・エクスパンション・アクセス（ＣＯＬＯＲ−
ＥＸＰ△ＮＳ　ｌ０Ｎ−ＡＣＣＥＳＳ＞等の画像情報の
処理加工を行なうことができる。

［発明の効！！！］以上説明したように、この発明によれば、外部メモリを
入出力するｍ×ｎ個の画像情報に対して、行方向の＋ａ
［ｌＪの画像情報あるいは列方向のｎ個の画像情報を単
位として容易にアクセスするようにしているので、構成
の下型化及びコストの上界を招くことなく、文字や図形
等の多様な画像情報を高速に処理し得る画像記憶装置の
アクセス方式を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る画像記憶装置の構成
図、第２図は第１図に示す画像記憶装置の一部構成図、
第３図は第１図に示す画像記憶装置のタイミングチャー
ト図、第４図は第１図に示す画像記憶装置におけるアド
レス信号の説明図、第５図乃至第７図ｔまこの発明の詳
細な説明するための説明図、第８図はこの発明の第２の
実施例に係る画像記憶装置の構成図、第９図は第８図に
示す画像記憶装置の一部構成図、′；ｊ４ｉｏ図は第８
図に示す画像記憶装置のタイミングチャート図、第１１
図及び第１２図はこの発明の第３の実施例を説明するた
めの説明図、第１３図（Ａ）乃至同図（Ｄ）はこの発明
の画像記憶装置にお（プるアクセス方法を示す図、第１
４図（Ａ）乃至同図（Ｃ）及び第１５図（Ａ）乃至同図
（Ｂ）は画像情報の画像メモリへの従来の格納方法を示
す図である。１１．５５・・・制御回路　１３・・・行位置指定回路
１５・・・列位置指定回路　１７．５７・・・セル回路
５つ・・・行レジスタ　　　６１・・・列レジスタ６３
・・・スイッチ回路

Claims

【特許請求の範囲】

（１）外部メモリに対して入出力されるｍ×ｎ個の画像
情報にそれぞれ対応してｍ行ｎ列に配列されたセル回路
を備え、ｍ×ｎ個の画像情報が外部メモリから一度に読
出された時には、選択指定された前記セル回路は外部メ
モリから与えられる画像情報を読出し、選択指定されな
い前記セル回路は外部メモリから与えられる画像情報を
格納保持し、ｍ×ｎ個の画像情報を外部メモリに一度に
書込む時には、選択指定された前記セル回路は書込み用
の画像情報を対応する外部メモリに与え、選択指定され
ない前記セル回路は格納保持している画像情報を外部メ
モリに与える記憶手段と、行方向に配列された前記セル回路を選択指定する行位置
指定手段と、列方向に配列された前記セル回路を選択指定する列位置
指定手段と、前記行位置指定手段と前記列位置指定手段が選択指定す
る前記セル回路を決定し、前記セル回路に書込み用の画
像情報を供給して、前記セル回路及び外部メモリのアク
セス動作を制御する制御手段とを有し、外部メモリを入出力するｍ×ｎ個の画像情報に対して、
行方向のｍ個の画像情報（ピクセル情報）あるいは列方
向のｎ個の画像情報（プレーン情報）を単位としてアク
セスすることを特徴とする画像記憶装置のアクセス方式
。
（２）前記セル回路は、前記外部メモリから読出される
画像情報を保持するラッチ回路と、前記ラッチ回路に保持された画像情報と前記制御手段か
ら供給される書込み用の画像情報の一方を前記行位置指
定手段と前記列位置指定手段が前記セル回路を選択指定
する信号にしたがつて選択して外部メモリに与える選択
手段と、を有することを特徴とする請求項１記載の画像記憶装置
のアクセス方式。
（３）前記ｍ×ｎ個の画像情報は、ピクセル情報がｍ面
の色情報からなる単位画素として構成され、同一行のプ
レーン情報が同一の色情報からなり画面上の走査方向に
対応することを特徴する請求項１記載の画像記憶装置の
アクセス方式。
（４）前記ｍ×ｎ個の画像情報を２次元のｍ×ｎドット
の２進化画像情報のそれぞれに対応させて、前記行位置
指定手段が連続して配列されたｋ（ｍ≧ｋ）行の前記セ
ル回路を選択指定し、前記列位置指定手段が連続して配
列されたｌ（ｎ≧ｌ）列の前記セル回路を選択指定する
ことによって、２進化画像情報を１ドットからｍ×ｎド
ットの範囲で一度にアクセスすることを特徴とする請求
項１記載の画像記憶装置のアクセス方式。
（５）前記ｍ×ｎ個の画像情報の外部メモリに対する読
出し及び書込み動作は、リードモディファイライト動作
によってなされることを特徴とする請求項１記載の画像
記憶装置のアクセス方式。
（６）複数用意されたｍ行ｎ列の記憶回路のアクセス時
間を用意した記憶回路の数で割った値を動作クロックと
し、この動作クロック毎に前記リードモディファイライ
ト動作を行なって画像情報のアクセスを並行して行なう
ことを特徴とする請求項５記載の画像記憶装置のアクセ
ス方式。
（７）前記ピクセル情報及びプレーン情報は、ｍ＝ｎ＝
８としてバイト単位でアクセスされることを特徴とする
請求項１記載の画像記憶装置のアクセス方式。
（８）前記プレーン情報を単位とするアクセス時に、複
数のｍ×ｎ個の画像情報に対してそれぞれ同一行のプレ
ーン情報が隣接して外部メモリに格納されるように、前
記制御手段から前記行位置指定手段と前記列位置指定手
段と前記外部メモリにアドレス信号を供給する選択手段
を有することを特徴とする請求項１記載の画像記憶装置
のアクセス方式。
（９）外部メモリに対して入出力されるｍ×ｎ×ｊ個の
画像情報にそれぞれ対応してｍ行ｎ列ｊ段に配列された
セル回路を備え、ｍ×ｎ×ｊ個の画像情報が外部メモリ
から一度に読出された時には、選択指定された前記セル
回路は外部メモリから与えられる画像情報を読出し、選
択指定されない前記セル回路は外部メモリから与えられ
る画像情報を格納保持し、ｍ×ｎ×ｊ個の画像情報を外
部メモリに一度に書込む時には、選択指定された前記セ
ル回路は書込み用の画像情報と対応する外部メモリに与
え、選択指定されない前記セル回路は格納保持している
画像情報を外部メモリに与える記憶手段と、各段の行方向に配列された前記セル回路を選択指定する
行位置指定手段と、各段の列方向に配列された前記セル回路を選択指定する
列位置指定手段と、前記行位置指定手段と前記列位置指定手段が選択指定す
る前記セル回路を決定し、前記セル回路に書込み用の画
像情報を供給して、前記セル回路及び外部メモリのアク
セス動作を制御する制御手段とを有し、外部メモリを入出力するｍ×ｎ×ｊ個の画像情報に対し
て、各段毎に同一行同一列の１つの前記セル回路を選択
することによって、段方向のｊ個の画像情報を単位とし
てアクセスすることを特徴とする画像記憶装置のアクセ
ス方式。