JPS59721A - 情報転送制御方式 - Google Patents

情報転送制御方式

Info

Publication number
JPS59721A
JPS59721A JP11098082A JP11098082A JPS59721A JP S59721 A JPS59721 A JP S59721A JP 11098082 A JP11098082 A JP 11098082A JP 11098082 A JP11098082 A JP 11098082A JP S59721 A JPS59721 A JP S59721A
Authority
JP
Japan
Prior art keywords
data
bus
buffer
input
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11098082A
Other languages
English (en)
Inventor
Hirotoshi Haida
灰田 博俊
Osamu Wada
修 和田
Osamu Katakura
片倉 修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP11098082A priority Critical patent/JPS59721A/ja
Publication of JPS59721A publication Critical patent/JPS59721A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (吸旦技1四1一 本発明は、データ処理装置における主記憶装置と入出力
装置との間のデータ転送制御方式に関し、特に伝送速度
、データ幅、伝送制御手順などのデータ伝送特性に相違
のある2つのデータバス間でのデータ転送を可能にする
ために使用されるバス変換装置において、転送データ量
が、バス変換装置内に設けられているバッファの容量に
満たない端数部分をもつとき、最後に残るこの端数部分
のデータ転送を、中央処理装置からの制御に依存するこ
となしに、バス変換装置において自動的に実行できるよ
うにするデータ転送制御方式に関する。
技術の背景 第1図は幅木発明が対象としているバス変換デ−タ転送
を行なうデータ処理装置の概略構成を示したものであり
、以下に簡単に説明する。同図において、1は中央地理
装置、2は主記憶装置、3および4は入出力制御装置、
5は第1のバス、6は第2のバス、7はバス変換装置、
8はノ(ソファである。
第1のバス5は、主記憶装置2とバス変換装置7との間
でのデータ転送に使用され、また、その制御のための中
央処理装置1かもの指令をバス変換装置7に与えたり、
バス変換装置7内のレジスタを中央処理装置1が読み取
るためにも使用される。
第2のバス6は、複数の入出力制御装置3.4が、バス
変換装置7と第1のバス5を経由して主記憶装置2との
間でデータ転送を行なうために使用され、またそのため
の制御情報を入出力制御装置に与えたり、入出力制御装
置内の状態を読み取るために使用される。また第2のバ
ス6は、中央処理装置1に対する入出力装置の割込み要
求線を含んでいる。
第1のバスと第2のバスとでは、1回の情報の転送時の
データ量が異なっている。たとえば、第1のバスでは、
1回の情報の転送が4バイトの九倍(ル;1〜4)で行
なわれ、他方、第2のバスでは、2バイト単位で行なわ
れる。第1のバスでのデータ転送を効率的に行うには、
ルを最大値(すなわち1回16バイト転送)とすればよ
いことは明らかである。
したがって、データ転送の効率化のため、バス変換装置
7には、第1のバスでの1回の最大データ転送分の大き
さのバッファ8を、各入出力装置毎に用意する必要があ
る。
通常、゛バス変換装置7は、バッファ8が、第2のバス
から転送されたデータにより一杯になったことを検出し
たときにのみ、バッファ内のデータを第1のバスへ送出
するような方式をとっている。
この方式の場合、第2のバスからの転送データ量がバッ
ファの容量の整数倍でないときには、バス変換装置7は
、最後の端数分のデータの転送タイミングをつくる能力
をもっていないため、自分でその転送動作を起動するこ
とができな(・。そのため、従来は中央処理装置が、入
出力装置からの転送終了割込みを受けて、プログラムに
より、)くス変換装置7に対してバッファ8内の残りデ
ータを追い出すように指示していた。
発明の目的および構成 本発明の目的は、転送データ量が、ノくス変換装置のバ
ッファ容量の整数倍であるか否かには無関係に、バッフ
ァ内に端数データが残留していた場合を想定した転送動
作を常にバス変換装置にとらせることにより、データ転
送処理の効率化を図ることにある。
本発明は、そのための構成として、主記憶装置との間で
データ転送を行なうための第1のデータバスと、核第1
のデータバスとは異なるデータ伝送特性をもち、複数の
入出力装置との間でデータ転送を行なうための第2のデ
ータ量(スとを有するデータ処理装置におい【、上記第
10)くスと第2のバスとに接続され、第2のバスを介
して複数の入出力装置から転送されたデータを入出力装
置毎に一定量ずつ蓄積することが可能なバッファをもつ
バス変換装置をそなえ、該バス変換装置は、バッファが
入出力装置から転送されたデータで一杯になったことを
検出したときに該バッファ内のデータを第1のバスを介
して主記憶装置へ転送し、また入出力装置からの転送終
了の割込みを検出したときにも、該割込みを発生した入
出力装置を特定して該入出力装置に対応したバッファの
データを第1のバスを介して主記憶装置へ転送するよう
制御することを特徴とするものである。
魚具p実施例 以下に本発明を実施例にしたがって説明する。
第2図は、本発明に基づくバス変換装置の実施例の構成
図である。同図において、5乃至8は第1図に示したも
のと対応しており、5は第1のバス、6は第2のバス、
7はバス変換装置、8はバッファであり、また9および
10はボート、11はバス制御部、12乃至15はデー
タ信号線、16乃至17はバッファ及びバイト位置を指
定する信号、18は転送制御回路、19は割込み装置番
号レジスタ、20は割込み信号線を表わしている。
バッファ8は、入出力制御装置毎に設けられた複数の単
位バッファの集合体として構成されている。
各単位バッファは、第3図に示すように16バイトの容
量をもち、第2バスとの間のデータ入出力時には、(1
,2)、(3,4)、(5,6)、・・・・・・、(1
5,16)のように、2バイトずつの単位でデータ転送
動作を行ない、また、第1のバスとの間のデータ入出力
時には、(1,2,3,4)、(5,6,7,8)、・
・・・・・のように4バイト単位でデータ転送を行なう
ボート9.10は、第1のバス5を介して主記憶装置に
対するデータのリード/ライトを行なうとき、一時的バ
ッファとして機能する。
主記憶装置からのデータを入出力装置へ転送する場合の
データの流れは、第1のバス5→ボート9→信号線12
→バッファ8→信号線15→第2のバス6を経由するも
のである。また、入出力装置から主記憶装置へ転送され
る場合のデータの流れは、第2のバス→信号線13→バ
ッファ8→信号線14→ボート10→第1のバス5を経
由するものである。
第1のバスから第2のバスへデータを転送する前者の場
合には、まず転送制御回路18が、入出力装置の番号及
び転送バイト位置を信号線17を介して、バッファ8に
供給し、ボート9からバッファ8へのデータの移動を行
う。次に起動された入出力装置から入出力装置の番号及
び所望のバイト位置が、信号線16を介して、バッファ
8に供給され、バッファ内のデータが第2のバス上に送
出される。
他方、第2のバスから第1のバスへデータを転送する後
者の場合には、まず、信号線16を介して、起動された
入出力装置が、入出力装置の番号及び格納すべきバイト
位置を供給し、バッファに対してデータを転送する。次
にバッファ8が一杯になりたことにより、転送制御回路
18が入出力装置の番号及び転送バイト位置を、信号線
17を介して、バッファ8に供給し、バッファ8からボ
ート10へのデータの移動を行う。
第2のバス上では、複数の入出力装置が起動されること
かできるので、1回毎のデータ転送について、それがど
の入出力装置からのデータであるかを識別する必要があ
る。このための入出力装置番号と、どのバイト位置にあ
るかを示す信号が、前述したように、第2図の信号線1
6上にのせられる。
なお、割込み装置番号レジスタの機能については後述す
る。
バス制御部11は、第1のバスから第2のバスへのデー
タの転送の場合には、各単位バッファが空であることを
、例えば、入出力装置により16バイト目のバッファア
ドレスが使用されたことを監視することにより検出し、
それを検出したときには、空となったバッファに対する
データを主記憶に対し要求し、ボート9にデータが格納
された時点で、ボート9の16バイトのデータをバッフ
ァに格納する。又、第2のバスから第1のバスへのデー
タの転送の場合には、各単位バッファが第2のバスから
転送されてきたデータで、一杯になったことを、たとえ
ば、入出力装置により16パイト目のバッファアドレス
が使用されたことを監視することにより検出し、それを
検出したときには、その一杯となったバッファ内の16
バイトのデータをボート10にはき出し、主記憶に格納
する。このバッファの空き検出による次のデータの蓄積
とデータのはき出しとを、転送すべきデータが尽きるま
で、繰り返し【ゆく。第4図および第5図は上述したバ
ス変換装置の動作をタイミング図で具体的に示したもの
である。
第4図は、入出力装置から主記憶装置へのデータ転送動
作のシーケンスを、第2のバス上、バッファ内部、第1
のバス上について対比的に示したものである。まず、第
2のバス上には、入出力装置から送出されたデータが、
2バイトずつ16バイトまで順次現われ、バッファに蓄
積される。バッファに、16バイトのデータが蓄積され
たとき、”一杯”のバッファ状態が検出され、バッファ
内のデータは、ボー)10へ移される。ボート10から
は、第1のバス上へ、4バイト単位での転送が高速で実
行される。この間、バッファは空きとなっており、再V
、第2のバスから次のデータが2バイトずつ送り込まれ
る。
入出力装置は、上述したようにして、順次データを送り
出し、指定バイト数に達したとき、転送を終了し、割込
みを発生する。この最後のデータ転送におけるデータ量
は、16バイト丁度であるか、端数のバイト数(1〜1
5バイト)であるかは、通常、全く不明な状態にある。
もし、その最後のデータが端数のバイトであれば、入出
力装置が転送終了の割込みを発生したとき、なお、バッ
ファ内に残留した状態にある。前述したように、従来方
式では、この端数バイトの追い出し処理を、この上記の
割込みを受付けた中央処理装置に依頼するものであるが
、本発明においては、この入出力装置が発生した割込み
要求が、バス変換装置を経由して中央処理装置に送られ
る際、これを識別して、バス変換装置が転送動作を起動
し、実行するようにしている。
第6図は、バス変換装置において実行される上述した端
数バイト追い出し処理の、動作タイミングを示したもの
である。同図は、最後の転送データが、8バイトの大き
さであった場合について例示している。以下、第2図を
参照しつつ、第6図の説明を行なう。最後のデータは、
入出力装置により、第2のバスからバッファへ、2バイ
トずつ合計4回送り込まれる。この後、入出力装置は、
直ちに転送終了の割込み信号を発生する。この割込み信
号は、第2のバスに含まれている割込み信号線20上に
現われる。
バス制御部11は、信号線2o上の割込み信号を識別す
ると、割込みを受付けて、その割込み信号を発生した入
出力装置がどれであるかを調べる。
割込み信号発生源の入出力装置を調べる手段は、ベクタ
ーアドレス方式等の既知の手段が利用される。制御部1
1は、このようにして得られた入出力装置の番号を割込
み装置番号レジスタ19にセットし、対応するバッファ
から、残りの端数バイトデータを追い出すように制御す
る。
バッファから追い出されたデータは、通常の方法でボー
ト10から4バイト単位で、第1のバス上に送出される
第5図は、主記憶装置から入出力装置へのデー1のバス
を介して主記憶装置から4バイト単位で16バイトのデ
ータを取り出し、ボート9へ送り込む。次に、ボート9
かも、目的のパツファヘデータを移す。続いて起動され
た入出力装置が、第2のバスを介して、データの取出し
を要求する毎に、バッファから2バイト単位でデータが
取り出される。入出力装置が16バイトのデータの取り
出しを終了すると、バッファは空き状態を表示する。直
ちに転送制御回路による次の16バイトのデータの取り
出しが行われ、同じ動作が繰り返される。
発明の効果 以上述べたように、本発明によれば、バス変換装置が、
中央処理装置に代って、バッファ内の最後の端数データ
を追い出す処理を実行するため、データ転送処理を効率
化し、転送速度を上げることができる。
【図面の簡単な説明】
第1図は本発明が対象とするデータ処理装置の概略構成
図、第2図は本発明実施例システムの構成図、第3図は
単位バッファの構成図、第4図および第5図は、第2図
のシステムの基本動作タイミング説明図、第6図は本発
明方式の動作タイミング説明図である。 図中、5は第1のバス、6は第2のバス、7はバス変換
装置、8はバッファ、9.1oはボート、11はバス制
御部、12乃至15はデータ信号線、18は転送制御回
路、19は割込み装置番号レジスタ、20は割込み信号
線を表わす。 特許出願人 パナ7アコム株式会社 代理人弁理士 長谷用1 文 廣 (外1名) 才1m f3図 バ°ス4と− 才G閃 4δ

Claims (1)

    【特許請求の範囲】
  1. 主記憶装置との間でデータ転送を行なうための第1のデ
    ータバスと、該第1のデータバスとは異なるデータ伝送
    特性をもち、複数の入出力装置との間でデータ転送を行
    なうための第2のデータバスとを有するデータ処理装置
    において、上記第1のバス、と第2のバスとに接続され
    、第2のバスを介して複数の入出力装置から転送された
    データを入出力装置毎に一定量ずつ蓄積することが可能
    なバッファをもつバス変換装置をそなえ、該バス変換装
    置は、バッファが入出力装置から転送されたデータで一
    杯になったことを検出したときに該バッファ内のデータ
    を第1のバスを介して主記憶装置へ転送し、また入出力
    装置からの転送終了の割込みを検出したときにも、該割
    込みを発生した入出力装置を特定して該入出力装置に対
    応したバッファのデータを第1のバスを介して主記憶装
    置へ転送するよう制御することを特徴とする情報転送制
    御方式。
JP11098082A 1982-06-28 1982-06-28 情報転送制御方式 Pending JPS59721A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11098082A JPS59721A (ja) 1982-06-28 1982-06-28 情報転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11098082A JPS59721A (ja) 1982-06-28 1982-06-28 情報転送制御方式

Publications (1)

Publication Number Publication Date
JPS59721A true JPS59721A (ja) 1984-01-05

Family

ID=14549344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11098082A Pending JPS59721A (ja) 1982-06-28 1982-06-28 情報転送制御方式

Country Status (1)

Country Link
JP (1) JPS59721A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387301U (ja) * 1986-11-28 1988-06-07
JPH01205366A (ja) * 1987-12-15 1989-08-17 Advanced Micro Devicds Inc データを転送するための方法およびそのためのデータ転送制御器
US4904460A (en) * 1988-04-13 1990-02-27 Mitsubishi Kasei Corporation Process for producing monosilane

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080737A (ja) * 1973-11-14 1975-07-01
JPS5474640A (en) * 1977-11-28 1979-06-14 Hitachi Ltd Channel unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080737A (ja) * 1973-11-14 1975-07-01
JPS5474640A (en) * 1977-11-28 1979-06-14 Hitachi Ltd Channel unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387301U (ja) * 1986-11-28 1988-06-07
JPH01205366A (ja) * 1987-12-15 1989-08-17 Advanced Micro Devicds Inc データを転送するための方法およびそのためのデータ転送制御器
US4904460A (en) * 1988-04-13 1990-02-27 Mitsubishi Kasei Corporation Process for producing monosilane

Similar Documents

Publication Publication Date Title
KR920018567A (ko) 데이타 처리 시스템
US6292878B1 (en) Data recorder and method of access to data recorder
JPS6055848B2 (ja) 情報処理装置
JPS59721A (ja) 情報転送制御方式
WO1998054650A1 (fr) Dispositif de communication dma
US6349348B1 (en) Data transfer method and apparatus
JPH0221619B2 (ja)
JPS6022384B2 (ja) バス変換方式
JP2533886B2 (ja) デ―タ転送方式
JPH1063617A (ja) シリアル通信装置
JPS6019023B2 (ja) デ−タ処理装置
JPS6360428B2 (ja)
JPH0353736A (ja) 受信バッファ制御方式
JPS5829043A (ja) プリンタ制御方法
JPS5838016B2 (ja) 自動宛先付加装置
JPH07319840A (ja) マルチcpu装置
JPS6259336B2 (ja)
JPS60193044A (ja) デ−タバツフア装置
JP2557857B2 (ja) キヤツシユ記憶装置
JP2581041B2 (ja) デ−タ処理装置
JPS6051751B2 (ja) 通信制御装置
JPH0561617A (ja) 印字制御方式
JP2817405B2 (ja) 送受信データ管理方法
JPS5854416B2 (ja) パッフアメモリ制御方式
JPH0311142B2 (ja)