JPS5969951A - パツケ−ジ封止方法 - Google Patents

パツケ−ジ封止方法

Info

Publication number
JPS5969951A
JPS5969951A JP57180276A JP18027682A JPS5969951A JP S5969951 A JPS5969951 A JP S5969951A JP 57180276 A JP57180276 A JP 57180276A JP 18027682 A JP18027682 A JP 18027682A JP S5969951 A JPS5969951 A JP S5969951A
Authority
JP
Japan
Prior art keywords
resin
substrate
groove
pellet
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57180276A
Other languages
English (en)
Inventor
Akio Takahashi
昭雄 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57180276A priority Critical patent/JPS5969951A/ja
Publication of JPS5969951A publication Critical patent/JPS5969951A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は例えば時計用ＬＳＩ　（大規模集積回路）等
において樹脂を滴下させることにより封止全行う・ぐッ
ケージ封正方法に関する。
〔発明の技術的背景とその問題点〕
従来、時計用ＬＳＩに使用される実装技術としてＦｉテ
リイミド材を使用したテーゾオートボンディング（Ｔａ
ｐｅ　Ａｕｔｏｍａｔｉｃ　Ｂｏｎｄｉｎｇ　）等の所
謂ギヤングボンディング及びガラスエポキシ材を使用し
たワイヤデンディングがある。そして、その時の封止技
術としては、エポキシ系樹脂をベレット上及びその周囲
に滴下させてペレットの樹脂封止全行う所謂ポツティン
グ方式を使用する場合が多い。
ところで、このポツティング方式においては、滴下した
エポキシ系樹脂が周囲に広がるので、これを防止するた
めに第１図に示すようなストッ・９ノ全ベレツト２の周
囲に設けることが一般的である。このストツノや１はが
ラスエポキシ系樹脂によシ第２歯に示すような平面が枠
状に形成されておシ、その底面部において接着剤３によ
りガラスエポキシ樹脂基板４に接着される。
なお、第２図において、５はがラスエポキシ樹脂基板４
の中央部に形成された溝であり、この（つ 溝５内にペレット２がマ争ント剤６によシ固着５されて
いる。ベレット２の電極７はデンディイグ・ワイヤ８を
介してインナーリード９に接続されている。１０は滴下
された封止用エポキシ系樹脂である。
このように従来のｄ？ッティング方式による封止方法に
あっては、ガラスエポキシ系樹脂”Ｊのイオ料からなる
ストツー′ｅノが必要であり、その分だけ高価格となり
、寸たそのストッ・、０１をｌｆガラスエポキシ樹脂基
板に接着させる工程が必要である。
〔発明の目的〕
この発明は上記実情に鑑みてなされたもので、その目的
は、ストッ・ぐ用の部材及びその取付は工程が不要であ
り、安価かつ作業性に優れた・ぐッケージ封正方法を提
供することにある。
〔発明の概要〕
この発明は樹脂封止部の周囲の基板に溝を設けるもので
、この溝により滴下された樹脂が流れて周囲に広がるこ
とを防止するものである。
〔発明の実施例〕
以下、図面を参照してこの発明の一実施例を説明する。
第３図において、１ノは例えばガラスエポキシ樹脂基板
でろυ、この基板１１の中央部にば４レット収納用の溝
１２、寸だ基板１ノの周縁部にはこの構１２を囲むよう
に封止樹脂の流出防止用の溝１３がそれぞれ形成されて
いる。これら溝１２．１３はそれぞれ基板ノーの作成時
に形成されるものである。溝１２１） には例えば時計用ＬＳＩ波レクレットがマラーント剤１
５を介して固着されている。このベレット１４の電極は
ボンディング・ワイヤ１６を介してインナーリード１７
に接続されている。上記ベレット１４１ボンデイング・
ワイヤー６及びインナーリード１７はそれぞれエポキシ
果粒・ｆ脂１８によシ封止されている。
すなわち、このパッケージにおいては、上方からエポキ
シ系樹脂１８を滴下させることにより、ベレット１４等
の封止を行うものであるが、封止部の外側に流れ出よう
とするエポキシ系樹脂１８は溝１３に流れ込むため外側
への流出が防止されるものである。
〔発明の効果〕
以上のようにこの発明によれば、別にストッ・母ヲ設け
る必要がないので、安価に樹脂封止を行うことができる
と共にその作業性も向上する。
【図面の簡単な説明】
？Ｉｆｊ１図は従来の・やッヶージ封止方法を示す断面
図、第２図は上記封止に用いられるストッ・母の平面図
、第３図はこの発明の一実施例に係る・や、ッケージ封
止方法を示す断面図である。 １１・・・ガラスエポキシ樹脂基板、１２・・・ベレッ
ト収納用の溝、１３・・・溝（封止樹脂流出用）、１４
・・・ベレット、１８・・・エポキシ系樹脂。 出願人代理人　弁理士　鈴　江　武　彦矛１図 謁ｐ２ｉ囚

Claims (1)

    【特許請求の範囲】
  1. 基板に固着されたベレットの上及び周囲に封止樹脂を滴
    下させ樹脂封止を行う・母ッケージ封正方法において、
    前記基板に樹脂封止部を囲むような溝を形成し、前記封
    止樹脂の前記樹脂封止部外への流出を防止することを特
    徴とする・母ッケーゾ封正方法。
JP57180276A 1982-10-14 1982-10-14 パツケ−ジ封止方法 Pending JPS5969951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57180276A JPS5969951A (ja) 1982-10-14 1982-10-14 パツケ−ジ封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57180276A JPS5969951A (ja) 1982-10-14 1982-10-14 パツケ−ジ封止方法

Publications (1)

Publication Number Publication Date
JPS5969951A true JPS5969951A (ja) 1984-04-20

Family

ID=16080386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57180276A Pending JPS5969951A (ja) 1982-10-14 1982-10-14 パツケ−ジ封止方法

Country Status (1)

Country Link
JP (1) JPS5969951A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576578A (en) * 1991-11-15 1996-11-19 Siemens Aktiengesellschaft High voltage insulating disk
KR100455697B1 (ko) * 2002-02-27 2004-11-06 주식회사 케이이씨 정류 다이오드 패키지
KR101523001B1 (ko) * 2008-03-28 2015-05-27 서울반도체 주식회사 발광 다이오드 패키지 및 그 발광 다이오드 패키지의트랜스퍼 몰딩 방법
JP2016171124A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置及びその製造方法
WO2017221564A1 (ja) * 2016-06-20 2017-12-28 株式会社デンソー 流量センサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576578A (en) * 1991-11-15 1996-11-19 Siemens Aktiengesellschaft High voltage insulating disk
KR100455697B1 (ko) * 2002-02-27 2004-11-06 주식회사 케이이씨 정류 다이오드 패키지
KR101523001B1 (ko) * 2008-03-28 2015-05-27 서울반도체 주식회사 발광 다이오드 패키지 및 그 발광 다이오드 패키지의트랜스퍼 몰딩 방법
JP2016171124A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置及びその製造方法
WO2017221564A1 (ja) * 2016-06-20 2017-12-28 株式会社デンソー 流量センサ

Similar Documents

Publication Publication Date Title
US5233222A (en) Semiconductor device having window-frame flag with tapered edge in opening
US4661837A (en) Resin-sealed radiation shield for a semiconductor device
JP2000208690A (ja) リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JPS5969951A (ja) パツケ−ジ封止方法
JPS6124261A (ja) リ−ドフレ−ム
JPS63293963A (ja) 樹脂封止型半導体装置
JPH01243531A (ja) 半導体装置
JP2788011B2 (ja) 半導体集積回路装置
JPS6281737A (ja) 半導体装置の製造方法及びリ−ドフレ−ム
JPH0366152A (ja) 半導体集積回路モジュール
KR200173050Y1 (ko) 초박형 반도체 패키지
JPS5889844A (ja) 樹脂封止型半導体装置
JPS6074659A (ja) 半導体装置
JPS59141251A (ja) 半導体装置パツケ−ジ
JPS5935457A (ja) 半導体装置の組立方法
JPH04179255A (ja) Ｌｃｃ型半導体装置およびその製造方法
JPS635251Y2 (ja)
JPH05211268A (ja) 半導体装置
JPH06244353A (ja) 半導体集積回路装置
JPS63141329A (ja) Ｉｃパツケ−ジ
JPS62119933A (ja) 集積回路装置
JPH0521646A (ja) 半導体装置
JPS59155160A (ja) 樹脂封止型電子装置
JPH05315393A (ja) Ｔａｂ構造半導体装置
KR19980077227A (ko) 슬럿이 형성된 다이 패드와 반도체 칩의 본딩 방법