JPS5966229A - 位相ロツクル−プ回路 - Google Patents
位相ロツクル−プ回路Info
- Publication number
- JPS5966229A JPS5966229A JP57177207A JP17720782A JPS5966229A JP S5966229 A JPS5966229 A JP S5966229A JP 57177207 A JP57177207 A JP 57177207A JP 17720782 A JP17720782 A JP 17720782A JP S5966229 A JPS5966229 A JP S5966229A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- phase
- circuit
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入力信号に異常が生じた時にも正確に出力信号
を出すようにした位相ロックループ回路（以下、ＰＬＬ
回路と称す）に関するものである。
を出すようにした位相ロックループ回路（以下、ＰＬＬ
回路と称す）に関するものである。
従来例の構成とその問題点
従来から位相ロックルーズ（ＰＬＬ）技術が広く用いら
れている。位相ロックループは、本・未入力周波数の高
周波のジッタ成分を除去するものである。従って、多少
の入力信号の異常に対しても出力信号は急激に変化しな
い特性を有する。
れている。位相ロックループは、本・未入力周波数の高
周波のジッタ成分を除去するものである。従って、多少
の入力信号の異常に対しても出力信号は急激に変化しな
い特性を有する。
近年、記録媒体から信号を抽出する時に信号からクロッ
クを抽出し、このクロックでもって情報信号を読み取る
、いわゆるセルフクロック抽出にＰ Ｌ Ｌ、技術が用
いられている。このような場合には、非常に正確々クロ
ック抽出が行なわれなければ情報に大きなバーストエラ
ーを付加してしまう。
クを抽出し、このクロックでもって情報信号を読み取る
、いわゆるセルフクロック抽出にＰ Ｌ Ｌ、技術が用
いられている。このような場合には、非常に正確々クロ
ック抽出が行なわれなければ情報に大きなバーストエラ
ーを付加してしまう。
このように、近年、ＰＬＬ回路も高性能なものが・要求
されている。
されている。
一第１図に基本的なＰＬＬ回路の一例を示す。第１図に
おいて、１は入力信号ｆｉト出力信号ｆｏ。
おいて、１は入力信号ｆｉト出力信号ｆｏ。
位・相を比較する位相比較器でアシ、その出力は増幅器
２に接続され、増幅器２の出力は電圧・−周波数変換器
である電圧制御型発振器３を制御する。
２に接続され、増幅器２の出力は電圧・−周波数変換器
である電圧制御型発振器３を制御する。
この電圧制御型発振器の出力がＰＬＬ回路の出力であり
、この出力はまた位相比較器１にンイ−ドパ、ツクされ
ている。
、この出力はまた位相比較器１にンイ−ドパ、ツクされ
ている。
第２図は増幅器２の周波数特性図である。
増幅器２は第２図に示すように、一般にローパスフィル
タとなっている。系の開ループ利得をＧとすると、ｆｎ
がゲイン交点周波数である。ｆｎは系の応答速度を決定
する。これは、入力信号のジッタを除去するために入力
周波数よりも十分低く選ばれる。しかし、あまり低くす
ると、系の応答速度が低くなってしまう。例えば、高密
度記録媒体では入力信号の周波数は１ＭＨ２程度であｐ
、−・方、高速アドレスザーチ等の必要からｆｎは１
ＫＨｚ以上に選ばれる。即ち、ｆｎには上述のよりな制
限が加えられ、自由に決定できない。、ｆＨ−１ＫＨｚ
とした時、第１図において、入力信号ｆｉ−に異常が起
こった場合を考える。なお、入力信号ｆｌの変動周波数
は５〜３０Ｈ２＃度の場合が多い。例えば、この変動周
波数を１０Ｈｚとする６゜第３図は、入力信号ｆ１に雑
音等の異常がない場合の位相比較器１の出力である。入
力信号ｆ１の変動周波数が１００ｚＴあるから、この位
相比較器の出力の基本周波数は１０Ｈｚである。
タとなっている。系の開ループ利得をＧとすると、ｆｎ
がゲイン交点周波数である。ｆｎは系の応答速度を決定
する。これは、入力信号のジッタを除去するために入力
周波数よりも十分低く選ばれる。しかし、あまり低くす
ると、系の応答速度が低くなってしまう。例えば、高密
度記録媒体では入力信号の周波数は１ＭＨ２程度であｐ
、−・方、高速アドレスザーチ等の必要からｆｎは１
ＫＨｚ以上に選ばれる。即ち、ｆｎには上述のよりな制
限が加えられ、自由に決定できない。、ｆＨ−１ＫＨｚ
とした時、第１図において、入力信号ｆｉ−に異常が起
こった場合を考える。なお、入力信号ｆｌの変動周波数
は５〜３０Ｈ２＃度の場合が多い。例えば、この変動周
波数を１０Ｈｚとする６゜第３図は、入力信号ｆ１に雑
音等の異常がない場合の位相比較器１の出力である。入
力信号ｆ１の変動周波数が１００ｚＴあるから、この位
相比較器の出力の基本周波数は１０Ｈｚである。
しかし、入力信号に異常が発生すると、位相比較器の出
力は第４図の４２のように大きく乱れる。
力は第４図の４２のように大きく乱れる。
系のゲイン交点周波数は１ＫＨｚであり、変動周波数１
０１（Ｚより十分大きいから、この間に電圧制御型発振
器３の出力周波数は大きくずれて１７まり。
０１（Ｚより十分大きいから、この間に電圧制御型発振
器３の出力周波数は大きくずれて１７まり。
このような異常を検出ｊ〜で、第４図の破線４４のよう
に補間できればよい。も１７、ｆｎを変動周波数１０Ｈ
ｚに合わずことができれば、このような補間が可能であ
る。しかし、ｆｎは前述し７だように系の応答から、そ
のような低い値に設定できな込。
に補間できればよい。も１７、ｆｎを変動周波数１０Ｈ
ｚに合わずことができれば、このような補間が可能であ
る。しかし、ｆｎは前述し７だように系の応答から、そ
のような低い値に設定できな込。
発明の目的
本発明は、上述のように入力信号に異常が起こつだ時も
出力信号に異常が現われないようにシフ）ＣＰＬＬ回路
を提供するととを目的とする。
出力信号に異常が現われないようにシフ）ＣＰＬＬ回路
を提供するととを目的とする。
発明の構成
本発明は入力信号と出力信号を比較する位相比較器と、
前記位相比較器の出力信号の所定レベル以」二の変化を
検出する位相異常検出器と、前記位相比較器の出力側に
接続されたループスイッチと、前記ループスイッチの出
力側に接続され、かつ共振周波数が入力周波数の変動成
分周波数とほぼ一致し／こ共振回路と、前記共振回路の
出力に応じて発振周波数が制御される発振器を設け、前
記位相異常検出器の出力により前記ループスイッチを切
断するように構成したものである。
前記位相比較器の出力信号の所定レベル以」二の変化を
検出する位相異常検出器と、前記位相比較器の出力側に
接続されたループスイッチと、前記ループスイッチの出
力側に接続され、かつ共振周波数が入力周波数の変動成
分周波数とほぼ一致し／こ共振回路と、前記共振回路の
出力に応じて発振周波数が制御される発振器を設け、前
記位相異常検出器の出力により前記ループスイッチを切
断するように構成したものである。
なお、前記位相異常検出器の主構成部品は例えばコンパ
１／−タであシ、まだ、ループスイッチは制御ループを
開閉するものであり、アナログスイッチ等が用いられる
。また、前記発振器には一般に電圧制御型発振器が用い
られる。
１／−タであシ、まだ、ループスイッチは制御ループを
開閉するものであり、アナログスイッチ等が用いられる
。また、前記発振器には一般に電圧制御型発振器が用い
られる。
実施例の説明
以下、本発明の実施例を図面に基いて説明する。
第５図は本発明の一実施例のブロック図を示し、第１図
で説明したものと同様の部分は同一の符号を付している
。この第５図において、位相比較器１はループスイノチ
ロ１の入力側に接続され、かつ、その出力端は位相異常
検出器６２に接続されている。ループスイソチロ１の出
力端は共振回路６３に接続され、その出力は電圧制御型
発振器３を制御する。
で説明したものと同様の部分は同一の符号を付している
。この第５図において、位相比較器１はループスイノチ
ロ１の入力側に接続され、かつ、その出力端は位相異常
検出器６２に接続されている。ループスイソチロ１の出
力端は共振回路６３に接続され、その出力は電圧制御型
発振器３を制御する。
共振回路５３は第６図に示すような２次系のし２−バス
フィルタとする。この共振周波数ｆＯを人力信号の変動
成分周波数にほぼ一致させる。ループが閉じている時の
系の応答周波数はゲイン交点周波数ｆｎで決まる。今、
第４図のような異常が位相比較器１の出力に現われると
、位相異常検出器５２で異常を検出し、この出力で異常
区間、ループスイノチロ１を開とし、ループを切断する
。
フィルタとする。この共振周波数ｆＯを人力信号の変動
成分周波数にほぼ一致させる。ループが閉じている時の
系の応答周波数はゲイン交点周波数ｆｎで決まる。今、
第４図のような異常が位相比較器１の出力に現われると
、位相異常検出器５２で異常を検出し、この出力で異常
区間、ループスイノチロ１を開とし、ループを切断する
。
開ループ時の系の共振は、共振回路６３のｆｏＫなるか
ら、共振回路５３の出力は入力信号の変動成分周波数と
丁度一致して変化する。従って、共振回路６３の出力は
第４図の曲線４４のように変化するので、電圧制御型発
振器３の出力はほとんど傷がない場合と同じように変化
する。
ら、共振回路５３の出力は入力信号の変動成分周波数と
丁度一致して変化する。従って、共振回路６３の出力は
第４図の曲線４４のように変化するので、電圧制御型発
振器３の出力はほとんど傷がない場合と同じように変化
する。
第７図は、本発明の他の実施例を示すブロック図である
。この第７図において、第４図で説明したものと同様の
ものは同一の符号を伺ｌ−でいる。
。この第７図において、第４図で説明したものと同様の
ものは同一の符号を伺ｌ−でいる。
第７図においては第６図の共振回路５３の代りに縦続接
続した１次のローパスフィルタ６１と２次のバンドパス
フィルタ６２からなる共振回路６３′を用いている。第
８図の曲線８１が１次の口□−パスフィルタ６１の特性
であシ、ｉ線８２が２次の共振回路の特性である。この
２次のバンド大スフィルタの共振周波数を入力信号の変
動成分の周波数に合わせておくと、はぼ第６図の場合と
同様の動作をする。
続した１次のローパスフィルタ６１と２次のバンドパス
フィルタ６２からなる共振回路６３′を用いている。第
８図の曲線８１が１次の口□−パスフィルタ６１の特性
であシ、ｉ線８２が２次の共振回路の特性である。この
２次のバンド大スフィルタの共振周波数を入力信号の変
動成分の周波数に合わせておくと、はぼ第６図の場合と
同様の動作をする。
発明の効果
以上のように本発明は、入力信号に出力信号が追随すべ
きでない異常な信号が入った時、出力信号が誤った周波
数となってしまうのを効果的に防止しうるものであシ、
かつ、その応用範囲も極めて広く、また、回路構成も簡
単であるなど、数々のすぐれた特長を有する。
きでない異常な信号が入った時、出力信号が誤った周波
数となってしまうのを効果的に防止しうるものであシ、
かつ、その応用範囲も極めて広く、また、回路構成も簡
単であるなど、数々のすぐれた特長を有する。
第１図は従来のＰＬＬ回路の一側を示すブロック図、第
２図はその増幅度対周波数特性図□、第３図および第４
図は第１図のＰＬＬ回路の動作を説明するだめの波形図
、第６図は本発明の一実施例を示すブロック図、第６図
は第５図の実施例の利得対周波数特性図、第７図は本発
明の他の実施例のブロック図、ｉ８図は第７図の実施例
の利得対周波数特性図であ外 １・・・・・・位相比較献３−電圧制御型発振器、５１
・・・・・・ループスイッチ、５２・・・・・・位相異
常検出器、５３ 、５３’・・・・・・共振回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ／２３ 第２図 第３図 第５図 第６図 第７図 １５３′ 第８図 利Ｔ
２図はその増幅度対周波数特性図□、第３図および第４
図は第１図のＰＬＬ回路の動作を説明するだめの波形図
、第６図は本発明の一実施例を示すブロック図、第６図
は第５図の実施例の利得対周波数特性図、第７図は本発
明の他の実施例のブロック図、ｉ８図は第７図の実施例
の利得対周波数特性図であ外 １・・・・・・位相比較献３−電圧制御型発振器、５１
・・・・・・ループスイッチ、５２・・・・・・位相異
常検出器、５３ 、５３’・・・・・・共振回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ／２３ 第２図 第３図 第５図 第６図 第７図 １５３′ 第８図 利Ｔ
Claims (1)
- 入力信号と出力信号の位相全比較する位相比較器と、前
記位相比較器の出力信号の所定レベル以上の変化を検出
する位相異常検出器と、前記位相比較器の出力側に接続
、されたループスイッチと、前記ループスイッチ、の出
力側に接続され、かつ共振周波数が入力周波数の変動成
分周波数とは／Ｙ 一致した共振回路と、前記共振回路
の出力に応じて発振周波数が制御される発振器を具備し
、前記位相異常検出器の出力にょシ前記ループス、イン
チを切断するように構成したことを特徴とする位相ロッ
クループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177207A JPS5966229A (ja) | 1982-10-07 | 1982-10-07 | 位相ロツクル−プ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177207A JPS5966229A (ja) | 1982-10-07 | 1982-10-07 | 位相ロツクル−プ回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4109454A Division JPH0738584B2 (ja) | 1992-04-28 | 1992-04-28 | 位相ロックループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5966229A true JPS5966229A (ja) | 1984-04-14 |
| JPH0459809B2 JPH0459809B2 (ja) | 1992-09-24 |
Family
ID=16027041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177207A Granted JPS5966229A (ja) | 1982-10-07 | 1982-10-07 | 位相ロツクル−プ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5966229A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940127A (en) * | 1995-08-31 | 1999-08-17 | Sony Corporation | Imager including a solid state imaging device with optical low pass filter |
| CN1063581C (zh) * | 1993-07-05 | 2001-03-21 | 夏普公司 | 用于半导体激光装置的树脂涂覆方法 |
-
1982
- 1982-10-07 JP JP57177207A patent/JPS5966229A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1063581C (zh) * | 1993-07-05 | 2001-03-21 | 夏普公司 | 用于半导体激光装置的树脂涂覆方法 |
| US5940127A (en) * | 1995-08-31 | 1999-08-17 | Sony Corporation | Imager including a solid state imaging device with optical low pass filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0459809B2 (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365211A (en) | Phase-locked loop with initialization loop | |
| JP4213172B2 (ja) | Ｐｌｌ発振回路 | |
| JP2004234738A (ja) | 再生信号波形処理装置 | |
| JP2003133950A (ja) | 入力切替電圧制御発振器及びｐｌｌ制御発振器 | |
| JPS5966229A (ja) | 位相ロツクル−プ回路 | |
| JPH0738584B2 (ja) | 位相ロックループ回路 | |
| US6114889A (en) | Phase locked loop for recovering clock | |
| JP2003023353A (ja) | Ｐｌｌ回路 | |
| JPH0734547B2 (ja) | ミューティング制御回路 | |
| JP2000261316A (ja) | 位相同期回路 | |
| JPS5966228A (ja) | 位相ロツクル−プ回路 | |
| JPS6187427A (ja) | フエ−ズロツクル−プ回路 | |
| JP2876601B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JP2876602B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JPH08228206A (ja) | セルラー方式送信器用データ変調システム | |
| JPS60220627A (ja) | 位相同期回路 | |
| JPS61255146A (ja) | 干渉波抽出回路 | |
| JPS62278820A (ja) | Ｐｌｌシンセサイザ | |
| JPS58207773A (ja) | 位相同期装置 | |
| JPH01286524A (ja) | Ｐｌｌ保護回路 | |
| JPS63204906A (ja) | 異常ロツク検出回路 | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JPH0470213A (ja) | 位相同期発振回路 | |
| JPH02174421A (ja) | Ｐｌｌ回路 | |
| JPS63194418A (ja) | Ｐｌｌ回路 |