JPS63194418A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＰＬＬ　（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏ
ｐ　）回路に係り、入力断のときＫも発振周波数のズレ
が少ないＰＬＬ回路に関する。

〔従来の技術〕

従来、入力断となった場合のＰＬＬの周波数のズレな防
止するために、特開昭５７−１６０２４４号公報に記載
のよ５に、入力断時に入力を水晶発振器に切換えるよう
になっていた。しかし、この方法では、水晶発振器や切
換回路を必要とし回路が複雑かつ高価であった。また、
このような回路を使用しない場合には、入力断時のＰＬ
Ｌ　＃波数が大きくずれてしまう。

〔発明が解決しようとする問題点〕

従来回路では、入力信号断時についての配慮がされてお
らず、入力信号断時に発振周波数が大幅にずれる問題が
あった。また、上記引例では、これを防止するために、
水晶発振器等の複雑な回路が必要であり、かつ高価であ
った。

本発明の目的は、簡単な回路構成で入力断時の発幾周波
数のずれを防止することにある。

〔問題点を解決するための手段〕

上記目的は、信号入力断を検出し位相比較器への参照入
力信号を遮断することにより、達成される。

〔作用〕

入力断検出回路は、ＰＬＬ回路の出力によって入力信号
の状態を検出し、入力信号断時には位相比較器への参照
入力を遮断する。これによって、位相比較器の信号入力
、参照入力とも断状態にすることができるので、入力信
号断時に参照入力だけが入力されて発掘周波数が大きく
ずれることを防止することができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。ＰＬ
Ｌ回路１は、位相比較器２、ループフィルタ３、および
発振器４から成る。位相比較器２の信号入力端２−１に
はコンデンサ８を介して入力端＋６に接続される。参照
入力端２−２にはコンデンサ９を介して入力断検出回路
５の出力が接続され、発振器４の出力端子７と結ばれて
いる。

入力断検出回路５は、例えば第２図に示すような回路で
構成することができる。

入力端子６に信号入力がある場合には、入力断検出回路
５は位相比較器の参照入力として出力端子７からの出力
を接続する。しかし、入力断となるとこの接続を遮断す
る。このような入力断検出回路５は、具体的には第２図
に示すような回路で構成される。すなわち、発掘ａ４の
出力信号により入力信号の状態を検出し、ＡＮＤ回路に
より参照入力を遮断するものである。入力がある場合と
入力断の場合の各部の動作波形を示したものが第３図で
ある。

このように、入力断検出回路により入力断時には位相比
較器への信号入力、参照入力とも遮断されるので、従来
のように参照入力のみが入力されて発振器周波数が大き
くずれることは生じなくなる。

第２図、第５図は、入力信号が“”１．０”の連続信号
（クロック信号）の場合を示したが、入力信号が１．０
’の連続でない場合には、第６図の■の”　ｏ”の時間
をカウンタで計数しこれがある時間以上であれば入力断
であると検出すればよい。このような場合にも、上記作
用によりＨｍｍ側周波数ずれを防止することができる。

本実施例によれば、入力断時に発振器周波数が大きくず
れることを防止することができる。

〔発明の効果〕

本発明によれば、入力断時に位相比較器への参照入力を
遮断することができるので、入力断時に参照入力だけが
入力されて発振器周波数が大きくずれるのを防止するこ
とができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は、
入力断検出回路の具体的構成を示す回路図、第３図は、
第２図の各部の動作波形図である６１・・・ＰＬＬ回路
、２・・・位相比較器、３・・・ループフィルタ、４・
・・発振器、５・・・入力断検出回路、６・・・入力端
子、７・・・出力端子、８．９・・・コンデンサ。

Claims (1)

【特許請求の範囲】
1. １、位相比較器とループフィルタと発振器から成るＰＬ
   Ｌ回路において、信号入力断を検出して位相比較器の参
   照入力を遮断する入力断検出回路を設けたことを特徴と
   するＰＬＬ回路。