JPH0327620A - 基準信号の切替装置 - Google Patents

基準信号の切替装置

Info

Publication number
JPH0327620A
JPH0327620A JP1162417A JP16241789A JPH0327620A JP H0327620 A JPH0327620 A JP H0327620A JP 1162417 A JP1162417 A JP 1162417A JP 16241789 A JP16241789 A JP 16241789A JP H0327620 A JPH0327620 A JP H0327620A
Authority
JP
Japan
Prior art keywords
phase
reference signal
output
signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1162417A
Other languages
English (en)
Inventor
Yoichi Endo
洋一 遠藤
Eiji Itaya
英治 板谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1162417A priority Critical patent/JPH0327620A/ja
Publication of JPH0327620A publication Critical patent/JPH0327620A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概   要〕 現用・予備の基準信号発振器の出力を切り替える装置に
関し、 基準発振器の切替の際に出力信号が途切れないだけでな
く、位相・周波数の変動をも抑えることを目的とし、 2つの基準信号発振器と、両発振器の出力を切替選択す
る切替スイッチと、該切替スイッチの出力断を検出して
該切替スイッチを切り替える検出器と、該切替スイッチ
からの基準信号を分周する第1の分周器と、該第1の分
周器の出力を開閉する第1のスイッチと、該第1のスイ
ッチに接続され、位相比較器、ループフィルタ、電圧制
御発振器、及び第2の分周器から成り該電圧制御発振器
から出力信号を発生する位相同期ループと、該位相同期
ループを開閉する第2のスイッチと、該検出器から該切
替スイッチの切替信号を受けた時、該第1及び第2のス
イッチを開き、更に両分周器をリセットしてから該第l
及び第2のスイッチを閉しる制御部とで構威する. 〔産業上の利用分野〕 本発明は、基準信号の切替装置に関し、特に現用・予備
の基準信号発振器の出力を切り替える装置に関するもの
である. 近年の高度情報化社会においては、通信回線が途切れる
ことは大きな社会的混乱を招く可能性があるため、地上
回線用の無線装置についても、時も回線が途切れないよ
うにする必要がある。
〔従来の技術〕
このように回線断を回避するため、従来の無線装置等に
おいては、動作クロックを発生する基準信号発振器を現
用・予備の2系統を用意し、必要により切替を行ってい
る. このような従来の基準信号(例えばI O Mllz)
の切替装置が第8図に示されており、2つの2!準信号
発振器1、2と、両発振器l、2の出力を切替選択する
切替スイッチ3と、切替スイッチ3の出力断を検出して
切替スイッチ3を切り替える検出器4と、切替スイッチ
3からの基準信号と出力信号との位相を比較する位相比
較器(P. D. ) 7と、この位相比較結果を積分
するループフィルタ(L.F.) 8と、ループフィル
タ8の出力によって制御されて出力信号を発生し、位相
比較器7に送ることにより基準信号の位相同期ループ(
PLL)を形威する電圧制御発振器(VCO)9とで構
威されている. 動作においては、第2図(a)のタイムチャートに示す
ように、検出器4が切替スイッチ3の出力から、例えば
現在選択されている発振器1の動作が停止してその基準
信号が断状態になったことを検出すると、切替スイッチ
3を他方の発振器2の側に切り替える. 〔発明が解決しようとする課題〕 ところが、第2図(a)のタイムチャートに示すように
、基準信号発振器1が動作停止しても位相比較器7は動
作しており電圧制御発振器9の出力信号だけが位相比較
器7に入力され、スイッチ3からの入力信号が無くなる
ため、位相比較器7からは発振器1が停止した後、発振
!l2への切替が終わるまでの間、位相誤差信号が出力
され続ける.この場合、検出器4が検出に要する時間を
t4とし、スイッチ3が切替に要する時間をtswとす
ると、位相比較器7から誤差信号が出力され続ける時間
Lφは、 tφは1,+1., となる. 一般に基準信号発振器には水晶発振器が使用されるが、
水晶発振器は精度が非常に良いため発振器1と2の周波
数はほぼ等しい.従って、基準発振器の切替前後で電圧
制御発振器9の制it圧はほとんど変化しないことにな
り、切替前の電圧制御発振器9は発振器1に位相同期し
ているため、切替中に制11m!圧が保持されていれば
切替前後の位相・周波数変動は抑えられる. しかしながら、切替中に位相誤差信号が位相比較器7か
ら出力されると電圧制御発振器9の制御電圧は変動して
しまい、この電圧変動が周波数変動につながる. また、切替直後の位相比較器7からの位相誤差信号では
、電圧制御発振器9と基準信号の周波数がほぼ等しいに
もかかわらず、デューテイ比が大きいと(切替終了後、
位相比較器7の入力F1とFv  (第8図参照)が例
えば180゜の位相差を持っていたとするとその誤差信
号のデューティ比は最悪の50%となる)、平均電圧も
大きくなるため結局、vC○制御電圧の急激な変化に至
り、位相・周波数変動が大きくなる. このように、基準発振器の切替前後の位相・周波数変動
量は、位相誤差信号が出力される時間、即ち基準発振器
lが動作停止してから基準発振器2に切り替わるまでの
時間tφに比例し、また切替直後の位相誤差信号のデュ
ーティ比に反比例する. 従って、基準発振器の切替の際に位相・周波数変動を小
さく抑えることが出来ないという問題があった. そこで、本発明は、基準発振器の切替の際に出力信号が
途切れないだけでなく、位相・周波数の変動をも抑える
ことができる基準信号の切替装置を提供することを目的
とする. (!li!l!を解決するための手段及び作用〕第上坐
生又里 第1図は、第1の本発明に係る基準信号の切替装置の原
理説明図を示し、本発明では、切替スイッチ3からの基
準信号を分周する第1の分周器5と、分周器5の出力を
開閉する第1のスイッチ6と、スイッチ6に接続され、
位相比較器7、ループフィルタ8、電圧制御発振器9、
及び第2の分周器10から成り電圧制御発振器9から出
力信号を発生する位相同期ループと、この位相同期ルー
プを開閉する第2のスイッチ11と、検出器4から切替
スイッチ3の切替信号を受けた時、該第1及び第2のス
イッチ5、l1を開き、更に両分周器5、10をリセッ
トしてから該第1及び第2のスイッチ6、11を閉しる
制御部l2と、を設けた点が第8図の従来例と異なって
いる.このように構成することにより、制御部l2では
、第2図(b)のタイムチャートに示すように、例えば
発振器1が動作停止したため基準信号を発振器2に切り
替えるための信号を検出器4から受けたとき、まず位相
比較器7を切り離すようにスイッチ6、1lを開く指示
を出す.これにより、位相比鮫器7の出力モハイインピ
ーダンス状態にし、一時停止させる. 従って、電圧制御発振器9の制御電圧はループフィルタ
8により、基準信号の出力断前の値が保持されるため出
力信号は変化せず、ここで基準信号を切り替えれば出力
信号に何の影響も与えることなく切替を行うことができ
る. そして、制御部12は、切替スイッチ3が切替に要する
時間が経過したら、分周器5と10をリセットする.こ
れは、分周器5には切替前の分周状態が残っており、ま
た分周器10は基準信号切替中も動作しているため、リ
セットにより切替後の基準信号にて分周動作を再スター
トさせるためである. その後、制御部12は、スイッチ6、l1を再び閉しる
ことにより再び位相同期ルーブPLLとして動作を再開
する. これにまり分周器が同時に動作を開始するため、位相比
較器7の入力端において基準信号側とVC○出力側の位
相がほとんど一致(F,l!=:Fv)している状態か
ら位相比較を再開させることができ従って、基準信号の
切替時に最悪で約36o゜の位相ずれがあったとしても
、基準信号及び電圧制御発振器9の出力信号が立ち上が
る間隔は1.であり、分周することにより位相比較周期
はtIl×Nとなるので、位相比較H7の入力端での位
相ずれは、 N − ta      N となり、1/Nに圧縮され、電圧制御発振器9の制御電
圧の変化も小さく抑制できる. 以上により基準信号切替時の位相・周波数変動を小さく
抑えることができる. 夷』1と把虹吸 第1図に示した第1の本発明においては、基準信号が断
状態になってから、これを検出器4で検出し制御部l2
に通知するまでに基準信号の数周期分の時間を必要とす
るため、この間に依然動作中の分周器10が分周を終え
てしまうと、第3図(a)の斜線部分に示すように、こ
の分周器1oの出力により位相比較器7が位相比較動作
を開始してしまう. この点を以下にもう少し詳しく説明すると、検出器4が
基準信号の断検出を行った時点での分周器5の分周状態
、即ちカウントされた基準信号のパルス数をMとし、分
同数をN、検出器4の検出所要時間をt.、そして基準
信号の周期を1.とすると、 L− M≦(N−−)      ・・・・■i なる関係が成立するならば、位相比較器7は位相比較動
作を行わず、その出力はハイインピーダンス状態になっ
て位相誤差信号は出力されない.この場合、式■の条件
を満足する確率は、t + となる. 即ち、第1の本発明では、位相比較器7の出力をハイイ
ンピーダンス状態にする確率を高くするために2つの分
周器5、10を設け゛ているが、式■を満足しない場合
、即ち、 i y>(N一−)       ・・・・■i なる関係に在る場合には、検出特間t.中に位相比鮫器
7の出力がハイインピーダンス状態に威らずに位相比較
動作を開始してしまうことになり、その後にスイッチ6
、l1を切っても位相比較器7の出力はハイインピーダ
ンス状態で停止せず、切替スイッチ3の切替が終了する
まで位相誤差信号が出力され続ける(第3図(a)参照
〉。
その結果、電圧制御発振器9の制御電圧が大きく変動し
、出力信号の位相・周波数変動を小さく抑えることがで
きないという問題があった.そこで、第2の本発明では
、第1の本発明に加えて特に、基準信号の停止検出時間
中に位相比較器7が位相比較動作を開始し、位相誤差信
号が出力されてしまっても、その誤差信号の出力時間を
短く抑えることにより、出力信号の位相・周波数変動を
小さく抑えることを目的として為されたものである. このため、第2の本発明は、第4図に原理的に示すよう
に、第1の本発明に加えて、デコーダ13を設けたもの
である. このデコーダl3は、第3図(ロ)に示すように、検出
器4から切替スイッチ3の切替信号を受けた時、第1の
分周器5の分周状態をデコードし、位相比較器7が検出
器4の検出期間t4中に位相比較動作を開始し位相誤差
信号を出力したとき、即ち弐〇の状態を検出したときに
位相比較器7の位相比較動作を停止させる信号を位相比
較器7に与える. 従って、位相比較器7の出力はハイインピーダン アス状態になるため、出力信号の位相・周波数変動は小
さく抑えられる. 〔実 施 例〕 1の  の 第5図は第1の本発明に係る基準信号の切替装置の一実
施例を示したもので、この実施例では、基準発振器l、
2はIOM}Izの水晶発振器、分周器5、lOは1/
1 0 0分周を行うカウンタ、位相比較器7はディジ
タル型のもので比較周波数は100KHzである.また
、スイッチ6、7には制御部l2からのオン/オフ信号
の方のみを反転して入力するANDゲートを用いている
.更に、制御部12は2個のS−Rフリップフロップ(
以下、FFと略す)21、22と1個のORゲート23
で構威されている.尚、検出器4には一般にリトリガ可
能な単安定マルチバイプレークが使用されるが、その他
のものでもよい. この実施例の動作においては、例えば基準発振器1が停
止したことを検出器4が検出すると、ORゲート23を
介してANDゲート6、l1の一方の入力をオフにして
スイッチを開く.このとき前述の式のを満足していれば
位相比較器7はハイインピーダンス状態となり、電圧制
御発振器9の出力信号は変化しない、検出器4の検出時
間は3tm程度あれば十分であるため、式のを満足する
確率は、式■より、 となり、ほとんどの場合はハイインピーダンス状態を得
ることができる. 次にスイソチ3による切替が終了すると、FF2lのQ
出力により分周器5、10をリセットする.このリセッ
ト信号はFF2 1により電圧制御発振器9の出力に同
期しているため、スイッチ3の切替動作後少し遅れて送
出され、リセット動作が確実に行われるようにしている
. その後、スイッチ6、11を投入するが、ここでも同様
にFF22を設けたことにより、分周器5、IOへのリ
セットが確実にかかってからスイッチの投入が行われる
ようにしている.以上のようにして基準発振器の切替を
行うが、切替直後に基準発振器1と電圧制御発振器9の
出力位相がずれており、そのずれが最悪約360゜であ
ったとしても、式■より、 N      100 となり、位相比較器7から出力される位相誤差信号はデ
ューティ比1%となる. よってループフィルタ8から出力される制御電圧の変動
は小さく、結局、出力信号の位相・周波数変動が小さく
抑えられる. ,2の  の 第6図は、第2の本発明に係る基準信号の切替装置の一
実施例を示したもので、この第2の本発明に用いられる
デコーダ13は、7ビットの減算器31とANDゲート
32とで構成されている.検出器4にリトリガ可能な単
安定マルチバイブレー夕を使ったとすると、検出所要時
間L,は上述の如(3t.程度で十分であるので、基準
発振器1が動作停止した場合に位相比較器7から位相誤
差信号が出力されるのは式■より、 となり、M−98、99、100の場合であることが分
かる. 従って、減′1!t器3lにおいては、N− (tm 
/1m)(この場合、97)が予め与えられており、基
準発振器が停止して分周器5のカウント動作が停止した
ときのカウント数Mから、97より1つ多い「98」を
減算すればその結果が0又は正であればカウント数Mは
98、99、100の内のどれかであることになる.こ
れは、このまま分周が進めば検出時間内に分周器10の
出力が発生され位相誤差信号が発生されてしまうことを
意味している. そこで、減算の結果が0又は正であれば、第7図に示す
ように、位相比較器7の基準信号側入力端にパルスAを
入力すれば、そのパルスAの立ち上がりで位相比較器7
の位相比較が中断されてその出力はハイインピーダンス
状態になるため位相誤差信号は出力されなくなる. 〔発明の効果〕 以上説明したように、本発明の基準信号の切替装置によ
れば、基準信号の切替時に位相比較器から不要な位相誤
差信号が極力発生しないように構威したので、この位相
誤差信号に起因する位相・周波数変動を抑えることがで
き、切替装置の性能を向上させることができる.
【図面の簡単な説明】
第1図は第1の本発明に係るl&準信号の切替装置の原
理構威を示すブロック図、 第2図及び第3図は本発明及び従来例の動作タイムチャ
ート図、 第4図は第2の本発明に係る基準信号の切替装置の原理
構戒を示すブロック図、 第5図は第lの本発明の一実施例を示した回路図、 第6図は第2の本発明の一実施例を示した回路図、 第7図は位相比較器の動作タイムチャート図、第8図は
従来の基準信号の切替装置の原理構威を示すブロック図
、である. 図において、 l、2・・・基準信号発振器、 3・・・切替スイッチ、 4・・・検出器、 5、IO・・・分間器、 6、1l・・・スイッチ、 7・・・位相比較器、 8・・・ループフィルタ、 9・・・電圧制御発振器、 12・・・制御部、 13・・・デコーダ.

Claims (2)

    【特許請求の範囲】
  1. (1)2つの基準信号発振器(1)(2)と、両発振器
    (1)(2)の出力を切替選択する切替スイッチ(3)
    と、 該切替スイッチ(3)の出力断を検出して該切替スイッ
    チ(3)を切り替える検出器(4)と、該切替スイッチ
    (3)からの基準信号を分間する第1の分周器(5)と
    、 該第1の分周器(5)の出力を開閉する第1のスイッチ
    (6)と、 該第1のスイッチ(6)に接続され、位相比較器(7)
    、ループフィルタ(8)、電圧制御発振器(9)、及び
    第2の分周器(10)から成り該電圧制御発振器(9)
    から出力信号を発生する位相同期ループと、 該位相同期ループを開閉する第2のスイッチ(11)該
    検出器(4)から該切替スイッチ(3)の切替信号を受
    けた時、該第1及び第2のスイッチ(5)(11)を開
    き、更に両分周器(5)(10)をリセットしてから該
    第1及び第2のスイッチ(6)(11)を閉じる制御部
    (12)と、を備えたことを特徴とする基準信号の切替
    装置。
  2. (2)該検出器(4)から該切替スイッチ(3)の切替
    信号を受けた時、該第1の分周器(5)の分周状態から
    該位相比較器(7)が位相比較動作中であることを検出
    したときに該位相比較動作を停止させる信号を該位相比
    較器(7)に与えるデコーダ(13)を設けたことを特
    徴とする請求項1記載の基準信号の切替装置。
JP1162417A 1989-06-23 1989-06-23 基準信号の切替装置 Pending JPH0327620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1162417A JPH0327620A (ja) 1989-06-23 1989-06-23 基準信号の切替装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1162417A JPH0327620A (ja) 1989-06-23 1989-06-23 基準信号の切替装置

Publications (1)

Publication Number Publication Date
JPH0327620A true JPH0327620A (ja) 1991-02-06

Family

ID=15754204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1162417A Pending JPH0327620A (ja) 1989-06-23 1989-06-23 基準信号の切替装置

Country Status (1)

Country Link
JP (1) JPH0327620A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170584A (ja) * 1993-12-14 1995-07-04 Nec Corp クロック切替回路
WO2002013390A3 (en) * 2000-08-04 2002-09-19 Marconi Comm Inc Phase locked loop with controlled switching of reference signals
JP2006295719A (ja) * 2005-04-13 2006-10-26 Fuji Photo Film Co Ltd タイミング発生回路
JP2015159536A (ja) * 2014-02-10 2015-09-03 アナログ・デバイシズ・インコーポレーテッド 冗長クロック切替
WO2023027078A1 (ja) * 2021-08-25 2023-03-02 ヌヴォトンテクノロジージャパン株式会社 Pll回路および送信システム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170584A (ja) * 1993-12-14 1995-07-04 Nec Corp クロック切替回路
WO2002013390A3 (en) * 2000-08-04 2002-09-19 Marconi Comm Inc Phase locked loop with controlled switching of reference signals
JP2006295719A (ja) * 2005-04-13 2006-10-26 Fuji Photo Film Co Ltd タイミング発生回路
JP4533788B2 (ja) * 2005-04-13 2010-09-01 富士フイルム株式会社 タイミング発生回路
JP2015159536A (ja) * 2014-02-10 2015-09-03 アナログ・デバイシズ・インコーポレーテッド 冗長クロック切替
US9395745B2 (en) 2014-02-10 2016-07-19 Analog Devices, Inc. Redundant clock switchover
WO2023027078A1 (ja) * 2021-08-25 2023-03-02 ヌヴォトンテクノロジージャパン株式会社 Pll回路および送信システム

Similar Documents

Publication Publication Date Title
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
JP2954773B2 (ja) システムクロックの位相制御方式
US6483361B1 (en) Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error
JPH06284069A (ja) 移動無線機
JPH06102964A (ja) 情報処理システム
EP1474872B1 (en) Phase-locked-loop with reduced clock jitter
JPH0327620A (ja) 基準信号の切替装置
JPH10308667A (ja) Pll周波数シンセサイザ
JPH04357713A (ja) 切換機能を有する基準信号発生回路
JPS60248022A (ja) 周波数シンセサイザ
JPH04343525A (ja) 周波数合成器を待機モードにする方法およびその装置
JPH01141419A (ja) Pll回路
JP3077151B2 (ja) 周波数合成方式と周波数合成器
JPH0744450B2 (ja) 位相同期回路
JPH047911A (ja) 位相同期発振回路
JPH0379888B2 (ja)
JPH09252250A (ja) 位相同期回路
JPH05227022A (ja) Pll装置
AU663459B2 (en) Phase locked loop frequency synthesizer with fast frequency switching
JPH05102952A (ja) デイジタル伝送装置のクロツク切替回路
JPH0432330A (ja) システムクロツク保護方式
JPH02174421A (ja) Pll回路
KR930011482B1 (ko) 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로
JPH01160215A (ja) If局部発振器
KR100273965B1 (ko) 주파수위상동기루프