JPS62278820A - Ｐｌｌシンセサイザ - Google Patents
ＰｌｌシンセサイザInfo
- Publication number
- JPS62278820A JPS62278820A JP61121249A JP12124986A JPS62278820A JP S62278820 A JPS62278820 A JP S62278820A JP 61121249 A JP61121249 A JP 61121249A JP 12124986 A JP12124986 A JP 12124986A JP S62278820 A JPS62278820 A JP S62278820A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- filter
- band
- variable
- pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、ＰＬＬシンセサイザに係シ、特に共振周波数
可変型狭帯域バンドパスフィルタを設けることにより、
隣接スプリアス発生抑圧に好適なＰＬＬシンセサイザに
関するものである。
可変型狭帯域バンドパスフィルタを設けることにより、
隣接スプリアス発生抑圧に好適なＰＬＬシンセサイザに
関するものである。
廣済堂産報出版発行ｒＰＬＬ−ＩＣの使い方」の第１６
７頁至第１６９頁に記載されている。ＰＬＬシンセサイ
ザの概念を基に第３図にて従来のＰＬＬシ／セサイデを
説明する。
７頁至第１６９頁に記載されている。ＰＬＬシンセサイ
ザの概念を基に第３図にて従来のＰＬＬシ／セサイデを
説明する。
今、電圧制御型発振器１６の出力信号の周波数をＮＸｆ
マとし、ここでＮは後述の可変分周器１７の分周比Ｎで
あシ、整数である。
マとし、ここでＮは後述の可変分周器１７の分周比Ｎで
あシ、整数である。
このＮＸｆマの周波数信号は、分周比設定回路１８によ
り分周比（前述のＮとする）を設定し、可変分周器１７
にその分周比の情報が入力される。この可変分周器の出
力信号はＮ Ｘ ｆｖ’−Ｎ＝ ｆマとなる。
り分周比（前述のＮとする）を設定し、可変分周器１７
にその分周比の情報が入力される。この可変分周器の出
力信号はＮ Ｘ ｆｖ’−Ｎ＝ ｆマとなる。
この信号は、基準発振器１９の出力信号（発振周波数を
ｆｒとする。）と、位相比較器２０により位相比較され
る。位相比較の情報は、ロー・４スフイルタ２１により
直流成分のみ抽出され、誤差増幅器２２により増幅され
、電圧制御型発振器１６に入力される。以上に述べた系
はｆマ＝ｆｒ とする自動位相制御ループを構成し、よ
って、電圧制御型発振器１６の出力信号の周波数はＮ
Ｘ ｆｖ＝Ｎ Ｘ ｆｒ となシ、基準発振器１９の出
力信号の周波数ｆｒのＮ倍となる。
ｆｒとする。）と、位相比較器２０により位相比較され
る。位相比較の情報は、ロー・４スフイルタ２１により
直流成分のみ抽出され、誤差増幅器２２により増幅され
、電圧制御型発振器１６に入力される。以上に述べた系
はｆマ＝ｆｒ とする自動位相制御ループを構成し、よ
って、電圧制御型発振器１６の出力信号の周波数はＮ
Ｘ ｆｖ＝Ｎ Ｘ ｆｒ となシ、基準発振器１９の出
力信号の周波数ｆｒのＮ倍となる。
ここでＮは、分周比設定回路１８により任意に設定でき
る数値であり、とのＮを設定することＫよシ、電圧制御
型発振器１６の出力信号周波数を任意に設定できる。広
帯域バンド・々スフイルタコ３は、この任意に設定され
る電圧制御型発振器１６の出力信号の想定される全ての
周波数成分のみを通過させるように設計されたものであ
る。実際は、可変分周器１７の出力信号のスゲリアス成
分ｍＸｆマ（ｍは整数）と基準発振器１９の出力信号の
スゲリアス成分ｎ×むの位相比較器２０出力（周波数混
合）成分が、広帯域バンド・イスフィルタ２３の通過帯
域内にあると、このようなＮＸｆｒ（＝＝Ｎｘｆマ）に
隣接したスプリアスを除去することができず、隣接スゲ
リアス抑圧に対する配慮がされていなかった。
る数値であり、とのＮを設定することＫよシ、電圧制御
型発振器１６の出力信号周波数を任意に設定できる。広
帯域バンド・々スフイルタコ３は、この任意に設定され
る電圧制御型発振器１６の出力信号の想定される全ての
周波数成分のみを通過させるように設計されたものであ
る。実際は、可変分周器１７の出力信号のスゲリアス成
分ｍＸｆマ（ｍは整数）と基準発振器１９の出力信号の
スゲリアス成分ｎ×むの位相比較器２０出力（周波数混
合）成分が、広帯域バンド・イスフィルタ２３の通過帯
域内にあると、このようなＮＸｆｒ（＝＝Ｎｘｆマ）に
隣接したスプリアスを除去することができず、隣接スゲ
リアス抑圧に対する配慮がされていなかった。
前述の従来技術は、電圧制御型発振器の出力に広帯域バ
ンドパスフィルタが付加されているので、その広帯域バ
ンド・々スフィルタの帯域内スプリアス（以下隣接スゲ
リアスと称する。）抑圧について配慮がなされておらず
、隣接スプリアスが抑圧しくぐいという問題点があった
。
ンドパスフィルタが付加されているので、その広帯域バ
ンド・々スフィルタの帯域内スプリアス（以下隣接スゲ
リアスと称する。）抑圧について配慮がなされておらず
、隣接スプリアスが抑圧しくぐいという問題点があった
。
本発明の目的は隣接スプリアスの抑圧を高めることであ
る。
る。
上記目的は、電圧制御型発振器と可変分局器と分周比設
定回路と基準発振器と位相比較器とローパスフィルタと
誤差増幅器と広帯域バンド・千スフィルタよ構成るＰＬ
Ｌシンセサイザにおいて、前記分周比情報を論理変換す
る回路と、その論理変換情報をアナログ電圧信号に変換
するＤ−Ａ変換器とを付加し、そのアナログ電圧信号に
より共振周波数の可変できる狭帯域バンドパスフィルタ
ラ上記広帯域・ぐンド・イスフィルタの代わシに設ける
ことにより達成される。
定回路と基準発振器と位相比較器とローパスフィルタと
誤差増幅器と広帯域バンド・千スフィルタよ構成るＰＬ
Ｌシンセサイザにおいて、前記分周比情報を論理変換す
る回路と、その論理変換情報をアナログ電圧信号に変換
するＤ−Ａ変換器とを付加し、そのアナログ電圧信号に
より共振周波数の可変できる狭帯域バンドパスフィルタ
ラ上記広帯域・ぐンド・イスフィルタの代わシに設ける
ことにより達成される。
本発明のＰＬＬシンセサイザは、ＰＬＬとしての基本動
作に加えて、分周比設定回路の分周比情報によりミ圧制
御型発振器の周波数が決定されることに着目し、上記分
周比情報を論理変換回路にて論理変換（論理変換の理由
は後述）し、その論理変換信号をＤ−Ａ変換器にそアナ
ログ電圧信号を作り、一方電圧により共振周波数を可変
できる共振周波数可変型狭帯域バンド・リフィルタを従
来の電圧制御型発振器の後段に用いる広帯域・ぐンドパ
スフィルタの代わシに用い、上記アナログ電圧信号にて
、電圧制御型発振器の発振周波数と共振周波数可変型狭
帯域パントノ４スフイルタの共振周波数が一致する様に
制御をかけ（上記、論理変換は上記アナログ電圧信号が
、共振周波数可変型狭帯域バンド・イスフィルタの共振
周波数を電圧制御型発振器の発振周波数に一致させるべ
きアナログ電圧信号となる様にする為に行う）、これら
の作用により本発明ＰＬＬシンセサイザに比べ、隣接ス
プリアスの抑圧を可能とするものである。
作に加えて、分周比設定回路の分周比情報によりミ圧制
御型発振器の周波数が決定されることに着目し、上記分
周比情報を論理変換回路にて論理変換（論理変換の理由
は後述）し、その論理変換信号をＤ−Ａ変換器にそアナ
ログ電圧信号を作り、一方電圧により共振周波数を可変
できる共振周波数可変型狭帯域バンド・リフィルタを従
来の電圧制御型発振器の後段に用いる広帯域・ぐンドパ
スフィルタの代わシに用い、上記アナログ電圧信号にて
、電圧制御型発振器の発振周波数と共振周波数可変型狭
帯域パントノ４スフイルタの共振周波数が一致する様に
制御をかけ（上記、論理変換は上記アナログ電圧信号が
、共振周波数可変型狭帯域バンド・イスフィルタの共振
周波数を電圧制御型発振器の発振周波数に一致させるべ
きアナログ電圧信号となる様にする為に行う）、これら
の作用により本発明ＰＬＬシンセサイザに比べ、隣接ス
プリアスの抑圧を可能とするものである。
以下、本発明のＰＬＬノンセサイデの一実施例として信
号発生器に用いた例を第１図を用いて詳細に説明する。
号発生器に用いた例を第１図を用いて詳細に説明する。
この発明のＰＬＬシンセサイザは、電圧制御型発振器１
１分分局比定回路３で分周比を制御し得る可変分周器２
．基準発振器４２位相比較器５゜ロー・ぐスフイルタロ
、誤差増幅器７および広帯域バンドパスフィルタに代え
て設けた共振周波数可変型狭帯域バンド・ぐスフィルタ
１０とで構成されるループ回路に前記分周比設定回路３
の分周比情報を論理変換する論理変換回路８とその論理
変換情報をアナログ電圧信号に変換するディノタルーア
ナロ／’（Ｄ−Ａ）変換器９を設は前記バンド・ぐスフ
ィルタ１０の共振周波数を可変するように構成したもの
である。
１分分局比定回路３で分周比を制御し得る可変分周器２
．基準発振器４２位相比較器５゜ロー・ぐスフイルタロ
、誤差増幅器７および広帯域バンドパスフィルタに代え
て設けた共振周波数可変型狭帯域バンド・ぐスフィルタ
１０とで構成されるループ回路に前記分周比設定回路３
の分周比情報を論理変換する論理変換回路８とその論理
変換情報をアナログ電圧信号に変換するディノタルーア
ナロ／’（Ｄ−Ａ）変換器９を設は前記バンド・ぐスフ
ィルタ１０の共振周波数を可変するように構成したもの
である。
今、前記構成のＰＬＬシンセサイザにおける電圧制御型
発振器１の出力信号の周波数をＮＸｆｖとする。ここで
Ｎは後述の可変分周器２の分周比Ｎであり、整数とする
。
発振器１の出力信号の周波数をＮＸｆｖとする。ここで
Ｎは後述の可変分周器２の分周比Ｎであり、整数とする
。
このＮＸｆｖの周波数信号は、分周比設定回路３により
分周比（前述のＮとする）を設定し、可変分周器２にそ
の分局比の情報が入力される。この可変分周器の出力信
号はＮＸｆｒ÷Ｎ＝ｆｖとなる。
分周比（前述のＮとする）を設定し、可変分周器２にそ
の分局比の情報が入力される。この可変分周器の出力信
号はＮＸｆｒ÷Ｎ＝ｆｖとなる。
この信号は、基準発振器４の出力信号（発振周波数をｆ
ｒとする。）と、位相比較器５によυ位相比較される。
ｒとする。）と、位相比較器５によυ位相比較される。
この位相比較情報は、ローパスフィルタ６により直流成
分のみ抽出され、誤差増幅器７により増幅され、電圧制
御型発振器ｌに入力される。以上の系はｆｖ＝ｆｒ と
する自動位相制御ルーダを構成する。よって、電圧制御
型発振器ｌの出力信号の周波数はＮＸｆマ＝ＮＸｆｒと
なシ基準発振器４の出力信号の周波数のＮ倍となる。
分のみ抽出され、誤差増幅器７により増幅され、電圧制
御型発振器ｌに入力される。以上の系はｆｖ＝ｆｒ と
する自動位相制御ルーダを構成する。よって、電圧制御
型発振器ｌの出力信号の周波数はＮＸｆマ＝ＮＸｆｒと
なシ基準発振器４の出力信号の周波数のＮ倍となる。
ここで、Ｎは分周比設定回路３により任意に設定できる
。ここまでは従来の装置と同様である。
。ここまでは従来の装置と同様である。
本発明のＰＬＬシンセサイザで従来装置と異なる点は、
共振周波数可変型狭帯域バンド・イスフィルタ１０を広
帯域バンド・ぐスフィルタの代わシに設けたことである
。
共振周波数可変型狭帯域バンド・イスフィルタ１０を広
帯域バンド・ぐスフィルタの代わシに設けたことである
。
この、共振周波数可変型狭帯域パントノ！スフィルタ１
０の一具体回路例を第２図に示す。これは共振コイル１
１と共振コンデンサ１２と直流カットコンデンサ１３と
可変容量ダイオード１４と抵抗１５とで構成される。可
変容量ダイオード１４は、それに印加する逆バイアス電
圧によりジャンクシヲン容量が変化するダイオードであ
る。
０の一具体回路例を第２図に示す。これは共振コイル１
１と共振コンデンサ１２と直流カットコンデンサ１３と
可変容量ダイオード１４と抵抗１５とで構成される。可
変容量ダイオード１４は、それに印加する逆バイアス電
圧によりジャンクシヲン容量が変化するダイオードであ
る。
今、共振コイルのインダクタンスをＬ
共振コンデンサの容量をＣｃ
直流カットコンデンサの容量をＣＤ
可変容量ダイオードのノヤンクション
容量をＣｖ
とすると、このバンド・ぐスフィルタの共振周波数ｆｃ
は で与えられる。今Ｃ，＜＜ Ｃｏとすると（１）式は ｆｃ＃□ ・・・・・（２） ２πａて己Ｔ下５ と近似できる。
は で与えられる。今Ｃ，＜＜ Ｃｏとすると（１）式は ｆｃ＃□ ・・・・・（２） ２πａて己Ｔ下５ と近似できる。
２式からもわかるように、可変容量ダイオード１４に印
加する逆バイアス電圧によりＣｖは変化するので、その
結果、共振周波数ｆｃも可変させることができる。Ｃｖ
＜＜ Ｃｏとしなくても、ＣａＯ値を任凍に選ぶこと
により、可変容器ダイオード１４の印加逆バイアスと共
振周波数の関係を設定できる。
加する逆バイアス電圧によりＣｖは変化するので、その
結果、共振周波数ｆｃも可変させることができる。Ｃｖ
＜＜ Ｃｏとしなくても、ＣａＯ値を任凍に選ぶこと
により、可変容器ダイオード１４の印加逆バイアスと共
振周波数の関係を設定できる。
この、共振周波数可変型・９ンド・イスフィルタ１０の
共振周波数分周比設定回路３の分周比情報により、電圧
制御型発振器１の出力信号の周波数に一致させるべく、
論理変換回路８により論理変換を行ない、ディツタルー
アナログ変換器９により電圧に変換し、共振周波数可変
型バンドパスフィルタ１０の可変容量ダイオード１４に
印加される。
共振周波数分周比設定回路３の分周比情報により、電圧
制御型発振器１の出力信号の周波数に一致させるべく、
論理変換回路８により論理変換を行ない、ディツタルー
アナログ変換器９により電圧に変換し、共振周波数可変
型バンドパスフィルタ１０の可変容量ダイオード１４に
印加される。
このような、共振周波数可変型バンド・せスフィルタを
設けることにより、従来の広帯域バンド・ぐスフィルタ
に比べ隣接スプリアスを抑圧できる効果がある。
設けることにより、従来の広帯域バンド・ぐスフィルタ
に比べ隣接スプリアスを抑圧できる効果がある。
本発明によれば、ＰＬＬシンセサイザにおいて、電圧制
御型発振器の後に従来設けられている広帯域バンド・イ
スフィルタの代わシに、上記電圧制御型発振器の発振周
波数に自動的に同調する共振周波数可変型狭帯域バンド
パスフィルタを設けることにより、上記広帯域バンド・
量スフィルタの帯域内では抑圧することのできなかった
隣接スプリアスを抑圧できる効果がある。
御型発振器の後に従来設けられている広帯域バンド・イ
スフィルタの代わシに、上記電圧制御型発振器の発振周
波数に自動的に同調する共振周波数可変型狭帯域バンド
パスフィルタを設けることにより、上記広帯域バンド・
量スフィルタの帯域内では抑圧することのできなかった
隣接スプリアスを抑圧できる効果がある。
第１図は本発明の一実施例であるＰＬＬシンセサイザの
構成図、第２図は第１図中における共振周波数可変型狭
帯域バンド・イスフィルタを実現する一つの具体的回路
である共振周波数可変型狭帯域・ぐンド・イスフィルタ
の回路図、第３図に従来のＰＬＬシンセサイザの構成図
である。 符号の説明 １・・・電圧制御型発振器、２・・・可変分周器、３・
・・分周比設定回路、４・・・基準発振器、５・・・位
相比較器、６・・・ローノＪ？スフィルタ、７・・・誤
差増幅器、８・・・論理変換回路、９・・・ディノタル
・アナログ変換器、１０・・・共振周波数可変型狭帯域
バンド・リフィルタ。 特許出願人 日立湘南電子株式会社 代理人弁理士 秋 本 正 実男 ｌＩｌ！す る２ 口
構成図、第２図は第１図中における共振周波数可変型狭
帯域バンド・イスフィルタを実現する一つの具体的回路
である共振周波数可変型狭帯域・ぐンド・イスフィルタ
の回路図、第３図に従来のＰＬＬシンセサイザの構成図
である。 符号の説明 １・・・電圧制御型発振器、２・・・可変分周器、３・
・・分周比設定回路、４・・・基準発振器、５・・・位
相比較器、６・・・ローノＪ？スフィルタ、７・・・誤
差増幅器、８・・・論理変換回路、９・・・ディノタル
・アナログ変換器、１０・・・共振周波数可変型狭帯域
バンド・リフィルタ。 特許出願人 日立湘南電子株式会社 代理人弁理士 秋 本 正 実男 ｌＩｌ！す る２ 口
Claims (1)
- １、電圧制御型発振器と可変分周器と分周比設定回路と
基準発振器と位相比較器とローパスフィルタと誤差増幅
器と広帯域バンドパスフィルタよりなるＰＬＬシンセサ
イザにおいて、前記分周比設定回路の分周比情報を論理
変換する回路と、その論理変換情報をアナログ電圧信号
に変換するディジタル−アナログ（Ｄ−Ａ）変換器を付
加し、そのアナログ電圧信号により共振周波数の可変で
きる狭帯域バンドパスフィルタを上記広帯域バンドパス
フィルタに代えて設けたことを特徴とするＰＬＬシンセ
サイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61121249A JPS62278820A (ja) | 1986-05-28 | 1986-05-28 | Ｐｌｌシンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61121249A JPS62278820A (ja) | 1986-05-28 | 1986-05-28 | Ｐｌｌシンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62278820A true JPS62278820A (ja) | 1987-12-03 |
Family
ID=14806588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61121249A Pending JPS62278820A (ja) | 1986-05-28 | 1986-05-28 | Ｐｌｌシンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62278820A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6327464B1 (en) | 1999-06-07 | 2001-12-04 | Nec Corporation | Frequency conversion circuit having a variable trap circuit tuned to the local oscillator frequency |
| JP2012505609A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
| CN109728810A (zh) * | 2018-12-27 | 2019-05-07 | 中电科仪器仪表有限公司 | 一种减少杂散信号的宽带多环频率合成系统 |
-
1986
- 1986-05-28 JP JP61121249A patent/JPS62278820A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6327464B1 (en) | 1999-06-07 | 2001-12-04 | Nec Corporation | Frequency conversion circuit having a variable trap circuit tuned to the local oscillator frequency |
| JP2012505609A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
| JP2017063439A (ja) * | 2008-10-08 | 2017-03-30 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
| CN109728810A (zh) * | 2018-12-27 | 2019-05-07 | 中电科仪器仪表有限公司 | 一种减少杂散信号的宽带多环频率合成系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987373A (en) | Monolithic phase-locked loop | |
| US5230094A (en) | Method and apparatus for intermediate frequency selection in a heterodyne receiver | |
| JPS62278820A (ja) | Ｐｌｌシンセサイザ | |
| US3054969A (en) | Crystal filters for multifrequency source | |
| US5272451A (en) | Clock reproducing circuit for eliminating an unnecessary spectrum | |
| US20050176396A1 (en) | Receiver apparatus | |
| CN1092568A (zh) | 离散时间信号处理系统 | |
| JP2580833B2 (ja) | 周波数変換回路 | |
| JPS6187427A (ja) | フエ−ズロツクル−プ回路 | |
| SU1575316A1 (ru) | ЧМ-приемник | |
| SU1480125A1 (ru) | Устройство фазовой автоподстройки частоты | |
| RU2081510C1 (ru) | Синтезатор частот | |
| US5715353A (en) | Sine-wave modulator and playback/recording modulator-demodulator for a high-fidelity video playback/recording system | |
| JPS6035302Y2 (ja) | 自動同調回路 | |
| JPS5816278Y2 (ja) | 分周器 | |
| JPS6326030A (ja) | Ｐｌｌ回路 | |
| JPH0311960Y2 (ja) | ||
| KR920000411B1 (ko) | 수동 3차 pll 루프 필터 | |
| KR950013252A (ko) | Catv용 복수채널방식의 상태감시 rf 모뎀회로 | |
| JPS6322738Y2 (ja) | ||
| JPS58137333A (ja) | Ｐｌｌ回路 | |
| JPH02141119A (ja) | 可変コンデンサ装置 | |
| JPS59190730A (ja) | 可変帯域受信回路 | |
| JPH05252058A (ja) | 無線送信機 | |
| JPH0666646B2 (ja) | 自動周波数制御回路 |