JPS58207773A - 位相同期装置 - Google Patents
位相同期装置Info
- Publication number
- JPS58207773A JPS58207773A JP9158782A JP9158782A JPS58207773A JP S58207773 A JPS58207773 A JP S58207773A JP 9158782 A JP9158782 A JP 9158782A JP 9158782 A JP9158782 A JP 9158782A JP S58207773 A JPS58207773 A JP S58207773A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- noise
- resistor
- filter
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はテレビの映像中間周波増幅回路内に構成された
、位相同期方式による同期検波装置に関するものである
。
、位相同期方式による同期検波装置に関するものである
。
一般的な位相同期方式による同期検波回路のブロック図
を第１図に示す。第１図においてＩＦ増幅器工を通った
映像中間周波信号は映像検波器２と位相検波器５に供給
される。４は電圧制御発振器で、６にて発振器４の出力
と入力搬送波との闇で位相検波された出力がローパスフ
ィルタ６全通して発振器４に帰還される。これはよく知
られている位相同期回路（以下ＰＬＬと略す）である。
を第１図に示す。第１図においてＩＦ増幅器工を通った
映像中間周波信号は映像検波器２と位相検波器５に供給
される。４は電圧制御発振器で、６にて発振器４の出力
と入力搬送波との闇で位相検波された出力がローパスフ
ィルタ６全通して発振器４に帰還される。これはよく知
られている位相同期回路（以下ＰＬＬと略す）である。
こうして入力搬送波に同期した基準搬送波により、映像
検波器２にて同期検波が行われる。一方、検波信号はビ
デオ増幅器３を通り、ロック状態検出器７に入力される
。７の出力により、フィルタの切換回路８を動かし、ロ
ーパスフィルタ６の時定数を切換える。このフィルタ時
定数を切換える目的は、弱電界入力時や、チューナーの
局部発振周数がずれた時に、フィルタ時定数を小さくし
てＰＬＬの引込範囲を拡大し、通常の入力信号で引込ん
でいる時に、時定数を大きくして引込範囲を狭くし、検
波出力にジッターのない安定な画像が得られるようにす
る為である。
検波器２にて同期検波が行われる。一方、検波信号はビ
デオ増幅器３を通り、ロック状態検出器７に入力される
。７の出力により、フィルタの切換回路８を動かし、ロ
ーパスフィルタ６の時定数を切換える。このフィルタ時
定数を切換える目的は、弱電界入力時や、チューナーの
局部発振周数がずれた時に、フィルタ時定数を小さくし
てＰＬＬの引込範囲を拡大し、通常の入力信号で引込ん
でいる時に、時定数を大きくして引込範囲を狭くし、検
波出力にジッターのない安定な画像が得られるようにす
る為である。
次に第１図の６．７２．８の部分の実際の回路を第２図
に示す。第２図において、１０〜１６がロック状態検出
器、１７〜２０がフィルタ切換回路、２１〜２５がロー
パスフィルタである。
に示す。第２図において、１０〜１６がロック状態検出
器、１７〜２０がフィルタ切換回路、２１〜２５がロー
パスフィルタである。
まず、検波されたビデオ信号は抵抗１０．ＩＣの外付容
量１６によりフィルタされトランジスタ１２のベースに
入力される。差動の片側トランジスタ１１のベースには
、固定バイアス１３が加えられ、約５．５ｖに設定され
ている。従ってトランジスタ１２のベース電圧が５．５
■を越えるとトランジスタ１１はオフし、コレクタ電圧
が上昇する。
量１６によりフィルタされトランジスタ１２のベースに
入力される。差動の片側トランジスタ１１のベースには
、固定バイアス１３が加えられ、約５．５ｖに設定され
ている。従ってトランジスタ１２のベース電圧が５．５
■を越えるとトランジスタ１１はオフし、コレクタ電圧
が上昇する。
するとトランジスタ１アはオフし、抵抗１８と１９の交
点の電位が下がる為、トランジスタ２０はオフとなり、
ＩＣの■ピンとアース間はオープン状態となる。トラン
ジスタ１２のベース電位が５．６Ｖ以下の時は上記と全
く逆の状態となり、ＩＣの■ビンとアース間は、はぼシ
ョート状態となり、抵抗２１はショートされる。
点の電位が下がる為、トランジスタ２０はオフとなり、
ＩＣの■ピンとアース間はオープン状態となる。トラン
ジスタ１２のベース電位が５．６Ｖ以下の時は上記と全
く逆の状態となり、ＩＣの■ビンとアース間は、はぼシ
ョート状態となり、抵抗２１はショートされる。
一方、位相検波器５の出力は抵抗２５を介してＩＣの■
ピンに加えられ、抵抗２５と外付けのコンデンサ２３、
抵抗２１．２２の直列回路よりなるフィルタを通り、そ
のフィルタされた電圧が抵抗２４を介し電圧制御発振器
４に供給され、人力に同期した発振出力を得ている。第
３図に検波された入力信号と、ＩＣの■ピンでのフィル
タされた電圧の関係を示す。
ピンに加えられ、抵抗２５と外付けのコンデンサ２３、
抵抗２１．２２の直列回路よりなるフィルタを通り、そ
のフィルタされた電圧が抵抗２４を介し電圧制御発振器
４に供給され、人力に同期した発振出力を得ている。第
３図に検波された入力信号と、ＩＣの■ピンでのフィル
タされた電圧の関係を示す。
第３図番のように正常な映像信号の状態では、そのフィ
ルタ出力は第３図すのように平均化された電圧で約４〜
５■となる。一方弱電界時やチ＝−ナーのローカルがず
れてロックがはずれた時には検波出力は第３図Ｃに示す
ように０キヤリヤレベル（図の破線のレベル）を中心に
ビート状態となる為、第３図ｄに示すようにフィルタ出
力はほぼ０キヤリヤ、６■となる。従って第３図Ｃの状
態の時はフィルタは２３，２２．２１の直列回路となり
、引込範囲は増大する。
ルタ出力は第３図すのように平均化された電圧で約４〜
５■となる。一方弱電界時やチ＝−ナーのローカルがず
れてロックがはずれた時には検波出力は第３図Ｃに示す
ように０キヤリヤレベル（図の破線のレベル）を中心に
ビート状態となる為、第３図ｄに示すようにフィルタ出
力はほぼ０キヤリヤ、６■となる。従って第３図Ｃの状
態の時はフィルタは２３，２２．２１の直列回路となり
、引込範囲は増大する。
さて以上の様な回路構成において、入力電界が強電界か
ら弱電界になり、トランジスタ２０がオンからオフ状態
に移行する臨界状態の時のｒｃの■ ｉピン（
トランジスタ２ｏのコレクタ）の波形を第４図ａに示す
。この波形は、■ピンのＤＣ出力約ｓｏｍＶＯ上に、ノ
イズを含んだ位相検波出力が重畳した波形となるが、こ
の時、臨界状態ではノイズの正方向に対してはトランジ
スタ２０はコレクタ電流が流れオン状態となるが、負方
向のノイズに対しては、コレクタ電圧が下がる為コレク
ターエミッタ間インピーダンスが高くなり、ノイズはそ
のままでる状態となる。その結果ノイズが非対称となり
、■ピンのフィルタ出力も非対称となり、電圧制御発振
器に供給する平均電圧もセンター電圧より下がる。その
結果電圧制御発振器の７リ一ラン周波数を変動させる為
、フィルタの切換る臨界点においては引込みエラーの大
きい画像になってしまう。
ら弱電界になり、トランジスタ２０がオンからオフ状態
に移行する臨界状態の時のｒｃの■ ｉピン（
トランジスタ２ｏのコレクタ）の波形を第４図ａに示す
。この波形は、■ピンのＤＣ出力約ｓｏｍＶＯ上に、ノ
イズを含んだ位相検波出力が重畳した波形となるが、こ
の時、臨界状態ではノイズの正方向に対してはトランジ
スタ２０はコレクタ電流が流れオン状態となるが、負方
向のノイズに対しては、コレクタ電圧が下がる為コレク
ターエミッタ間インピーダンスが高くなり、ノイズはそ
のままでる状態となる。その結果ノイズが非対称となり
、■ピンのフィルタ出力も非対称となり、電圧制御発振
器に供給する平均電圧もセンター電圧より下がる。その
結果電圧制御発振器の７リ一ラン周波数を変動させる為
、フィルタの切換る臨界点においては引込みエラーの大
きい画像になってしまう。
本発明は、この様な臨界点でのノイズの非対称性を除去
するものであり、以下本発明の一実施例てついて図面を
参照して説明する。第５図はその一実施例であり、第１
図と同一部分は同一番号を付しておく。第５図にない部
分は第１図と同じである。即ち、第６図の様にＩＣの外
部から抵抗２６を十Ｂラインと■ピンとの闇に挿入する
。抵抗２６の値は、強電界時の■ピンのＤＣレベルに合
せればよく、こうすれば、ノイズが負方向にいってもコ
レクタ電流を供給できるからＣＥ間インピーダンスを下
げることができる。従って臨界点においては第４図ａの
様な状態を経ることなく、ノイズのない状態からすぐノ
イズの対称な状態に移行することができる。
するものであり、以下本発明の一実施例てついて図面を
参照して説明する。第５図はその一実施例であり、第１
図と同一部分は同一番号を付しておく。第５図にない部
分は第１図と同じである。即ち、第６図の様にＩＣの外
部から抵抗２６を十Ｂラインと■ピンとの闇に挿入する
。抵抗２６の値は、強電界時の■ピンのＤＣレベルに合
せればよく、こうすれば、ノイズが負方向にいってもコ
レクタ電流を供給できるからＣＥ間インピーダンスを下
げることができる。従って臨界点においては第４図ａの
様な状態を経ることなく、ノイズのない状態からすぐノ
イズの対称な状態に移行することができる。
又、抵抗２６をＩＣ内に取込む事は困難である。
即ち、１８ｏＫΩの高抵抗を入れるのは困難であり、又
、抵抗値を低くすると■ビンのＤＣ電位が高くなる為、
例えば電源スイツチオン時に、■ビンの電位が一瞬上昇
し、７００周波数を変動させるという様な問題を生じる
ことになる。
、抵抗値を低くすると■ビンのＤＣ電位が高くなる為、
例えば電源スイツチオン時に、■ビンの電位が一瞬上昇
し、７００周波数を変動させるという様な問題を生じる
ことになる。
又抵抗２１を小さくして■ビン電位を下げようとすると
２５．２３．２２．２１で構成するフィルタ時定数が大
きくなり、トランジスタ２Ｑがオフしている時の引込範
囲が狭くなってしまう。
２５．２３．２２．２１で構成するフィルタ時定数が大
きくなり、トランジスタ２Ｑがオフしている時の引込範
囲が狭くなってしまう。
以上の様に本発明は入力電界の変動に応じてのＰＬＬの
フィルタ時定数の切換えをスムーズに行なうものであり
、ＩＣ内部での構成が困難なものをＩＣ外部で安価で且
つ効果的に構成することができるものである。
フィルタ時定数の切換えをスムーズに行なうものであり
、ＩＣ内部での構成が困難なものをＩＣ外部で安価で且
つ効果的に構成することができるものである。
第１図は従来例における位相同期装置のブロンク線図、
第２図は同装置の要部の具体回路図、第３図、第４図は
同装置説明のための波形図、第５図は本発明の一実施例
における位相同期装置の要部の回路図である。 ４・・・・・・発振器、５・・・・・・位相検波器、６
・・・・・・ローパスフィルタ、８・・・・・・フィル
タ切換回路、７・・・・・・ロック状態検出器、■、■
・・・・・・ピン、２１，２２゜２４．２５．２６・・
・・・・抵抗、２３・・・・・・コンデンス２ｏ・・・
・・・切換トランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名３ 第２図
第２図は同装置の要部の具体回路図、第３図、第４図は
同装置説明のための波形図、第５図は本発明の一実施例
における位相同期装置の要部の回路図である。 ４・・・・・・発振器、５・・・・・・位相検波器、６
・・・・・・ローパスフィルタ、８・・・・・・フィル
タ切換回路、７・・・・・・ロック状態検出器、■、■
・・・・・・ピン、２１，２２゜２４．２５．２６・・
・・・・抵抗、２３・・・・・・コンデンス２ｏ・・・
・・・切換トランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名３ 第２図
Claims (1)
- 集積回路内に位相同期回路並びに引込範囲を切換える為
のフィルタ切換回路を内蔵し、このフィルタ切換回路の
切換トランジスタのコレクタをＩＣのピンに接続し、Ｉ
Ｃ外部で構成されたローパスフィルタ内の一時定数であ
る抵抗を上記コレクタ出力が加えられたピンとアース間
に接続し、さらに外部電源と上記巴しクタ出方が加えら
れたピンの間に高抵抗を接続し、上記切換トランジスタ
により、フィルタ時定数の抵抗をオン、オフさせること
により位相同期ループの引込範囲を切換えることを特徴
とする位相同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9158782A JPS58207773A (ja) | 1982-05-28 | 1982-05-28 | 位相同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9158782A JPS58207773A (ja) | 1982-05-28 | 1982-05-28 | 位相同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58207773A true JPS58207773A (ja) | 1983-12-03 |
| JPS6321392B2 JPS6321392B2 (ja) | 1988-05-06 |
Family
ID=14030677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9158782A Granted JPS58207773A (ja) | 1982-05-28 | 1982-05-28 | 位相同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58207773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144123A (ja) * | 1984-12-18 | 1986-07-01 | Toshiba Corp | Ｐｌｌ同期検波回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154879A (en) * | 1979-05-17 | 1980-12-02 | Rca Corp | Phase control unit for television horizontal oscillator |
-
1982
- 1982-05-28 JP JP9158782A patent/JPS58207773A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154879A (en) * | 1979-05-17 | 1980-12-02 | Rca Corp | Phase control unit for television horizontal oscillator |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144123A (ja) * | 1984-12-18 | 1986-07-01 | Toshiba Corp | Ｐｌｌ同期検波回路 |
| JPH0347780B2 (ja) * | 1984-12-18 | 1991-07-22 | Tokyo Shibaura Electric Co |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6321392B2 (ja) | 1988-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365211A (en) | Phase-locked loop with initialization loop | |
| KR970003096B1 (ko) | 고속 고정 전류 감소 및 클램핑 회로를 구비한 위상 고정 루프 | |
| US5694088A (en) | Phase locked loop with improved phase-frequency detection | |
| JPH10294649A (ja) | 周波数倍加回路 | |
| JPS58207773A (ja) | 位相同期装置 | |
| JP3263621B2 (ja) | Ｐｌｌ回路 | |
| US6163185A (en) | Phase frequency detector having instantaneous phase difference output | |
| JP2743133B2 (ja) | 位相検出器 | |
| EP0418862B1 (en) | Frequency modulation circuit using VCO | |
| JP2877834B2 (ja) | 可変周波発振器の同期化回路 | |
| US6462593B2 (en) | Compensation circuit for low phase offset for phase-locked loops | |
| JPS6327456Y2 (ja) | ||
| JP3439143B2 (ja) | 水平同期回路 | |
| JPS60249429A (ja) | 位相同期回路 | |
| JP4126782B2 (ja) | 位相同期回路及びこれを具備した電子機器 | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JPH0756544Y2 (ja) | ビデオ同期検波回路 | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JPH06261013A (ja) | ステレオとデュアル音声認識回路 | |
| JPS6019325A (ja) | Ｐｌｌ回路の引込検出方式 | |
| JPH021606A (ja) | 自動周波数制御回路 | |
| JPS63155874A (ja) | 映像中間周波信号処理回路 | |
| JPH04207320A (ja) | チャージポンプ回路 | |
| JP2821248B2 (ja) | 判別回路 | |
| JPS6010935A (ja) | Ｆｍステレオ復調器 |