JPS595293A - 可聴音信号発生装置 - Google Patents
可聴音信号発生装置Info
- Publication number
- JPS595293A JPS595293A JP11378182A JP11378182A JPS595293A JP S595293 A JPS595293 A JP S595293A JP 11378182 A JP11378182 A JP 11378182A JP 11378182 A JP11378182 A JP 11378182A JP S595293 A JPS595293 A JP S595293A
- Authority
- JP
- Japan
- Prior art keywords
- audible sound
- sound signal
- memory
- read
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はディジタル電子交換機に使用する可聴音信号の
発生を仕様変更にも容易に対処できるようにした信号音
発生装置に関する。
発生を仕様変更にも容易に対処できるようにした信号音
発生装置に関する。
（２） 従来技術と問題点
ディジタル交換機においては、アナログ型のよう罠対加
入者の可聴音信号を交換機忙自由に通過させることがで
きないため、メモを使用し予め書込んでおいた情報を読
出し作成している。第１図に示す従来の例では読出し専
用メモリ（以下本明細書において読出し専用メモリをＲ
ＯＭと略記する）として例えば４０９６ Ｘ ８ビツト
の容量を有し、アドレス指定信号によりアクセスし読出
される。２５６ＫＨｚのクロックにより動作するタイム
スロットカウンタ’ｒｓ−ＣＭＴはワードカウンクＷ
−ＯＮＴ 。
入者の可聴音信号を交換機忙自由に通過させることがで
きないため、メモを使用し予め書込んでおいた情報を読
出し作成している。第１図に示す従来の例では読出し専
用メモリ（以下本明細書において読出し専用メモリをＲ
ＯＭと略記する）として例えば４０９６ Ｘ ８ビツト
の容量を有し、アドレス指定信号によりアクセスし読出
される。２５６ＫＨｚのクロックにより動作するタイム
スロットカウンタ’ｒｓ−ＣＭＴはワードカウンクＷ
−ＯＮＴ 。
インタカウンタＩＮＴ−ＣＮＴとそれぞれシリアル接続
さハている。タイムスロットカウンタＴＢ−ＧＭＴの出
力はハードロジック部８１．に入力し、ＲＯＭをアクセ
スするためのアドレスの上位６ビツトを作成する。ハー
ドロジック部ＨＬの出力信号でＲＯＭ Ｋおけるメモリ
マツプ上（７Ｊ各種信号のブロックを指定し各タイムス
ロットにどの可聴音を割当てるかを指示する。第２図は
そのようなＲＯＭのメモリマツプを示し、左側の数字は
信号のブロック番号を、右側の数字はアドレスを示して
いる。また可聴音信号の種類は第３図に示すようになっ
ている。
さハている。タイムスロットカウンタＴＢ−ＧＭＴの出
力はハードロジック部８１．に入力し、ＲＯＭをアクセ
スするためのアドレスの上位６ビツトを作成する。ハー
ドロジック部ＨＬの出力信号でＲＯＭ Ｋおけるメモリ
マツプ上（７Ｊ各種信号のブロックを指定し各タイムス
ロットにどの可聴音を割当てるかを指示する。第２図は
そのようなＲＯＭのメモリマツプを示し、左側の数字は
信号のブロック番号を、右側の数字はアドレスを示して
いる。また可聴音信号の種類は第３図に示すようになっ
ている。
タイムスロット番号ＴＳＡ ５．（Ｓ、７，９．１４＜
７）予備信号は何ねもＲＯＭ Ｋある可聴音ならば何れ
も可で１２５ミ’Ｊ秒ステップの断続信号を可とするも
のである。各可聴音のタイムスロット割付を見ると ４００Ｈｚ＜７）領域： ＴＳＯ＋ＴＳ１ ＋Ｔｓ２＋
ｒｓ３＋’ｒｓｓ８００Ｈｚの領域： ＴＳＢ ２０００ｔｌｚの領域： ＴＳＩＯ ３０００Ｈｚの領域：、ＴＳ１１ ４００Ｒｚ Ｘ ２０Ｈｚの領域： Ｔ８１２ ＋Ｔ８
１５となっている。各可聴音が収容さ汎ているブロック
を指定するアドレス上位６ビツト９゜ｉｏ、ｔｉビット
と、その指定により発生する可聴音の関係゛は ２１１ １０ ２９ 可聴音周波数０
０ ０ −＝−４００Ｈｚ０
０ １ −０ １
０ −− ８００ Ｈｚｏ
１ １ −１ ０
０ ＝・−２０００ｈｌ ０
１ −−・−−３０００Ｈｚｌ
１ ０ −− ４００１１ｚＸ２０ Ｈ
ｚｌ 丸１ １ − となっている。したがってタイムスロットカウンタＴＳ
−ＣＮＴ の１出ツカ、からメモリＲＯＭのブロック
を指定するアドレス上位３ビツトを作成するハードロジ
ック部は以下の論理で実現・できる。
７）予備信号は何ねもＲＯＭ Ｋある可聴音ならば何れ
も可で１２５ミ’Ｊ秒ステップの断続信号を可とするも
のである。各可聴音のタイムスロット割付を見ると ４００Ｈｚ＜７）領域： ＴＳＯ＋ＴＳ１ ＋Ｔｓ２＋
ｒｓ３＋’ｒｓｓ８００Ｈｚの領域： ＴＳＢ ２０００ｔｌｚの領域： ＴＳＩＯ ３０００Ｈｚの領域：、ＴＳ１１ ４００Ｒｚ Ｘ ２０Ｈｚの領域： Ｔ８１２ ＋Ｔ８
１５となっている。各可聴音が収容さ汎ているブロック
を指定するアドレス上位６ビツト９゜ｉｏ、ｔｉビット
と、その指定により発生する可聴音の関係゛は ２１１ １０ ２９ 可聴音周波数０
０ ０ −＝−４００Ｈｚ０
０ １ −０ １
０ −− ８００ Ｈｚｏ
１ １ −１ ０
０ ＝・−２０００ｈｌ ０
１ −−・−−３０００Ｈｚｌ
１ ０ −− ４００１１ｚＸ２０ Ｈ
ｚｌ 丸１ １ − となっている。したがってタイムスロットカウンタＴＳ
−ＣＮＴ の１出ツカ、からメモリＲＯＭのブロック
を指定するアドレス上位３ビツトを作成するハードロジ
ック部は以下の論理で実現・できる。
９ビツト目＝３０００Ｈｚ＝７８１１＝２’、２３．２
２．２’、２゜１０ビツト目ミ８００ Ｈｚ＋ ４００
１１ｚＸ２ ＱＨｚ＝ＴＳ８＋Ｔ８１２＋ＴＳ１３ ・ ＋ ２’、２’、２２．２’ 、２゜ １１ビツト目＝２０００Ｈｚ＋６０００Ｈｚ＋４００＋
１ｚＸ２０Ｈｚ＝ ＴＳ１０＋ＴＳ１１＋ＴＳ１２＋Ｔ
Ｓ１３＋＝７’、２’、 （２２，２１，２２，デ）こ
こで２ｘはタイムスロットカウンタのＸビット目を示す
。この論理式を実現する回路がハードロジック部ＨＬ［
組込まｈている。しかしこの回路は、タイムスロットに
対する信号の割付が変更になると、）・−ドロシック部
ＨＬを全部取換える必要があり、高価なものになった。
２．２’、２゜１０ビツト目ミ８００ Ｈｚ＋ ４００
１１ｚＸ２ ＱＨｚ＝ＴＳ８＋Ｔ８１２＋ＴＳ１３ ・ ＋ ２’、２’、２２．２’ 、２゜ １１ビツト目＝２０００Ｈｚ＋６０００Ｈｚ＋４００＋
１ｚＸ２０Ｈｚ＝ ＴＳ１０＋ＴＳ１１＋ＴＳ１２＋Ｔ
Ｓ１３＋＝７’、２’、 （２２，２１，２２，デ）こ
こで２ｘはタイムスロットカウンタのＸビット目を示す
。この論理式を実現する回路がハードロジック部ＨＬ［
組込まｈている。しかしこの回路は、タイムスロットに
対する信号の割付が変更になると、）・−ドロシック部
ＨＬを全部取換える必要があり、高価なものになった。
なお第１図においてＩＮＴは信号断続制御器を示す。
（４）発明の目的
本発明の目的は前述の欠点を改善し、可聴音信号の発生
を仕様変更のときも容易に対処できるようにした信号音
発生装置を提供することにある。
を仕様変更のときも容易に対処できるようにした信号音
発生装置を提供することにある。
（５）発明の構成
前述の目的を達成するための本発明の構成は、ディジタ
ル電子交換機において使用する可聴音信号を予めディジ
タルフォーマットで読出し専用令メモリに書込んでおき
、該読出し専用メモリの内容を読出すことにより前記可
聴音信号を発生する装置において、前記読出し専用メモ
リの読出しアドレスを他の読出し専用メモリにより発生
させ可聴音信号を得ることである。
ル電子交換機において使用する可聴音信号を予めディジ
タルフォーマットで読出し専用令メモリに書込んでおき
、該読出し専用メモリの内容を読出すことにより前記可
聴音信号を発生する装置において、前記読出し専用メモ
リの読出しアドレスを他の読出し専用メモリにより発生
させ可聴音信号を得ることである。
（５）発明の実施例
８α４図は本発明の一実施例を示すブロック構成図であ
る。第４図においてｃＬ−ＲａＭは制御用ＲＯＭで例え
ば３２×３ビツトの容素のものを使用する。他の符号で
第１図と同一のものは同様のものを示す。制御用ＲＯＭ
のメモリマツプを第５図に示１７、右側の数字はアドレ
スを示ス。タイムスロットカウンタＴＳ−ＧＮＴは００
〜３１を数えて行（ため、制御用ＲＯＭのアドレス００
〜３１に第５図のようにデータを格納しておけば、タイ
ムスロットカウンタＴＳ−ＣＮＴがカウントアツプする
につれ、各タイムスロットに指定の可聴音が割付けらｈ
る。例えばタイムスロットカウンタＴＳ−ＣＮＴの出力
がｒ８Ｊであるとき制御用ＲＯＭの出力は２進数で０１
０−（１０進数で２〕であるから第２図のブロック番号
２がアクセスさ第１８００ｈの可聴音が得られる。
る。第４図においてｃＬ−ＲａＭは制御用ＲＯＭで例え
ば３２×３ビツトの容素のものを使用する。他の符号で
第１図と同一のものは同様のものを示す。制御用ＲＯＭ
のメモリマツプを第５図に示１７、右側の数字はアドレ
スを示ス。タイムスロットカウンタＴＳ−ＧＮＴは００
〜３１を数えて行（ため、制御用ＲＯＭのアドレス００
〜３１に第５図のようにデータを格納しておけば、タイ
ムスロットカウンタＴＳ−ＣＮＴがカウントアツプする
につれ、各タイムスロットに指定の可聴音が割付けらｈ
る。例えばタイムスロットカウンタＴＳ−ＣＮＴの出力
がｒ８Ｊであるとき制御用ＲＯＭの出力は２進数で０１
０−（１０進数で２〕であるから第２図のブロック番号
２がアクセスさ第１８００ｈの可聴音が得られる。
（６）発明の効果
このようにして本発明によると従来装置のハードロジッ
ク部のように複雑な論理演算回路を構成する必要がな（
ＲＯＭを使用することで良（、マタタイムスロットの割
付に変更カ生じたとき、他のＲＯＭとして制御用ＲＯＭ
をに換或いは書換え可能であれば書換えることで簡便に
安価に対処できる。
ク部のように複雑な論理演算回路を構成する必要がな（
ＲＯＭを使用することで良（、マタタイムスロットの割
付に変更カ生じたとき、他のＲＯＭとして制御用ＲＯＭ
をに換或いは書換え可能であれば書換えることで簡便に
安価に対処できる。
第１図は従来の可聴音発生装置の構成図、第２図は第１
図中ＲＯＭのメモリマツプを示す図、第３図は第１図に
より得られる可聴音の種類を示す図、第４図は本発明の
一実施例の構成図、第５図は第４図中の制御用ＲＯＭの
メモリマツプを示す図である。 ＲＯＭ・・・読出し専用メモリ ＨＬ・・・ハード
ロジック部ＴＳ−ＣＮＴ・・・タイムスロットカウンタ
ＩＮＴ・・・信号断続制御器 ＣＬ−ＲＯＭ・・・制御用ＦｔＯＭ 特許出゛願大 富士通株式会社 代 理 人 弁理土鈴木栄祐
図中ＲＯＭのメモリマツプを示す図、第３図は第１図に
より得られる可聴音の種類を示す図、第４図は本発明の
一実施例の構成図、第５図は第４図中の制御用ＲＯＭの
メモリマツプを示す図である。 ＲＯＭ・・・読出し専用メモリ ＨＬ・・・ハード
ロジック部ＴＳ−ＣＮＴ・・・タイムスロットカウンタ
ＩＮＴ・・・信号断続制御器 ＣＬ−ＲＯＭ・・・制御用ＦｔＯＭ 特許出゛願大 富士通株式会社 代 理 人 弁理土鈴木栄祐
Claims (1)
- ディジタル電子交換機において使用する可聴音信号を予
めディジタルフォーマットで読出し専用メモリに書込ん
でおき、該読出し専用メモリの内容を読出すことにより
前記可聴音信号を発生する装置において、前記読出し専
用メモリの読出しアドレスを他の読出し専用メモリによ
り発生させ可聴音信号を得ることを特徴とする可聴音信
号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11378182A JPS595293A (ja) | 1982-06-30 | 1982-06-30 | 可聴音信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11378182A JPS595293A (ja) | 1982-06-30 | 1982-06-30 | 可聴音信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595293A true JPS595293A (ja) | 1984-01-12 |
Family
ID=14620938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11378182A Pending JPS595293A (ja) | 1982-06-30 | 1982-06-30 | 可聴音信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595293A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63179910U (ja) * | 1987-05-15 | 1988-11-21 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154206A (en) * | 1978-05-26 | 1979-12-05 | Toshiba Corp | Pcm signal generating device |
| JPS55115770A (en) * | 1979-02-28 | 1980-09-05 | Toshiba Corp | Tone signal production system |
-
1982
- 1982-06-30 JP JP11378182A patent/JPS595293A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154206A (en) * | 1978-05-26 | 1979-12-05 | Toshiba Corp | Pcm signal generating device |
| JPS55115770A (en) * | 1979-02-28 | 1980-09-05 | Toshiba Corp | Tone signal production system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63179910U (ja) * | 1987-05-15 | 1988-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63183700A (ja) | Ｅｅｐｒｏｍアクセス方法 | |
| KR100327286B1 (ko) | 어드레스백업기능을갖는디지털음성기록재생장치및어드레스정보의관리방법 | |
| JP2850707B2 (ja) | 楽音制御装置 | |
| JPS595293A (ja) | 可聴音信号発生装置 | |
| JP2549601B2 (ja) | レジスタ制御回路 | |
| JP2591514B2 (ja) | １チップメモリデバイス | |
| CN1073736C (zh) | 纠错存储器系统 | |
| JP2870493B2 (ja) | メモリアドレス管理装置 | |
| JPH09293386A (ja) | 記憶装置 | |
| JP2605656B2 (ja) | １チップメモリデバイス | |
| JPS5987567A (ja) | 可変長デ−タ記憶制御方式 | |
| SU1628064A1 (ru) | Устройство дл адресации | |
| JPH02245840A (ja) | 記憶装置 | |
| JPS6117480Y2 (ja) | ||
| JPH0337886A (ja) | メモリ書込制御回路 | |
| JP2969645B2 (ja) | タイムスロット入替回路 | |
| JP3335821B2 (ja) | 領域指定回路 | |
| JP2002050172A (ja) | Ｆｉｆｏ制御回路 | |
| JP2850594B2 (ja) | Ｒａｍアドレス生成回路 | |
| JPH0285940A (ja) | マルチアクセスメモリ制御回路 | |
| JPS59104779A (ja) | メモリアレイカ−ド選択制御方式 | |
| JPS5936389A (ja) | 記憶装置 | |
| JPH0357043A (ja) | 外部記憶装置及びこれを着脱可能な電子機器 | |
| JPH04260949A (ja) | メモリ読み出し装置 | |
| JPS585477B2 (ja) | バツフアメモリホウシキ |