JPS5950566A - 薄膜トランジスタの作成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は一般的には薄膜トランジスタ、薄膜トランジス
タアレイ、およびそれらの作ＩＪＺ方法に関し、具体的
には、クリテイカルでかつ汚染し易Ｉ／）半導体一絶縁
体界面が単一のμ空，ボンフ０吸出（ボ薄膜トフンシス
タや ンプダウン）操作、で形成されるｌ・νｌ１’．：　｝
ランゾスタアレイを作成するための完全なフォトリソグ
ラフィ処理に関する。

背漿技術 薄膜トランジスタや特に薄膜トランジスタ・Ｄアレイは
、取晶またはエレクトロルミネセンス媒体を絹み込んだ
ような能働表示パネルにとって現在も魅力的なドライバ
（駆動器）である。フォトリングラフイ処理は、その達
成可能な分解能の故に、このような表示パネルに必要な
高密度の薄膜トランジスタアレイの作成に特に好都合で
ある。

周知のように、薄膜トランジスタの電気的性能と安定性
は、その装置を形成する種々の材料層の間の界面の質に
決定的に依存する。特に重要なのは半導体層とそれに隣
接した層との間の界面である。これらの界面を単一の真
空ボンプ吸出操作で作成すると界面の質が最高になるこ
とも周知である。

一回のポンノ吸出技術を用いる初期の努力は、薄膜トラ
ンジスタの種々の構成層を正しい形で被着させるために
、真空装置内で多数のシャドーマスクを用いることに集
中した。しかしながら、これら初期の多重シャドーマス
ク処理は、マスク間の整合や低い分解能のような問題の
ための満足のいくものではなかった。

多重シャドーマスクの使用により生じる問題は、米国特
許第４．３　５　１，７　５　８号に開示されているプ
ロセスにより回避される。同米国特許に開示されたゾロ
セスにおいては、単一のボンプ吸出中に均一な半導体材
料層が基板上に被着され、その後、真空を破ることなく
、該半導体層上に絶縁材料から成る複数岱皆域が単一の
シャドーマスクを通じ被着され、次いで、絶縁材料領域
と半導体層の露出部分の上に均一な導電材料層が被着さ
れる。

単一シャドーマスクおよび単一ボング吸出操作を用いた
技術による簿膜トランジスタの別の作成手順が米国特許
第４．３　３　５．１　６　１号に示されており、その
プロセスではマスク内の開口（または薄膜トランジスタ
アレイを形成する場合の複数の開口）の大きさと形が被
着させるべき半導体パンドに釣り合っている。このマス
クは、単一の真空ポンプ吸出中に半導体パツｒ１ソース
およびドレイン電極、ならびにソースおよびドレイン箪
極と半導体パッドの露出部分をおおう絶縁層を仮着さゼ
゜るために用いられる。このマスクは、トランジスタパ
ッドを形成する半導体利利と半ノθ体／マンドへの２つ
の電気的コンタクトを形成するかχ電材シの順次被着の
間に簡単な２方向（１８０°往復）方式で移動される。

上に示唆したように、フオトリソグラフィックなバタン
描画技術は、高性能の表示装置等の画報装置内のドライ
バに適する薄１換１・ランジスタアレイを作成するのに
要求される分解能を与える点でシャドーマスク技術をし
のぐ。このようなフォトリソグラフィ技術は導′亀材判
と絶縁材料のパターン化層を選択的に設定するために湿
式化学処理を用いることを峙徴としている。影響を受け
易いトランジスタ界面にこのような湿式化学処理を施す
ことはトランジスタ特性の質を低下させる不純物による
汚染をもたらすことが当業者には周知である。１９８１
年１０月１日提出の米国特許出願第３　０　７，４　６
　６号には、薄膜装置の構成層のクリティカルな表面に
湿式処理を施すことから生じ得る欠点を克服する処理が
開示きれている。そこでは、後の湿式処理に対して損傷
を受け易い半導体を効果的にシールまたはカプセル封止
し，て行なう一回の真空ボンン０吸出工程を用いること
をＪｎｊ　Ｌて克服されている。この作成手１ｌ１ｌｊ
の初１ｔ＋ｉの工程でＧコ、ゲート電極が形成されて絶
縁層でおおわれ、次に、半導体パンドを定めるために加
法フォトレジストマスクが形成される。その後、一回の
貝空：１？ンフ０吸出中に、クリテイ力ルな半尋体一絶
縁体界ｊ１１１と半導体−ソース・ドレインコンタクト
を形成するために、絶縁層、半杉体層および専ｆ５１　
（ソースードレインコンタクト）層がｊ１１次ａ　ｌｔ
される。その後のフオトレジストマスクの剥離（リフ／
トオフ）除去の際に、導電コンタク１・層に゛半醇ト１
・パレドをおおう保護キャップとして機能し、半導体と
剥離溶液の間の有害な反応を防ぐ。レジストマスクの除
去の後、半導体の酵電チャネル−１二に槓たわるコンタ
クト層部分を除去し、さらにソースとドレインの回路細
を定めることにより、ｉ専ハラコトランジスタが完成さ
れる。

これまで、多層の薄膜トランシスタやトランジスタアレ
イを作成する際に技術的な問題に出会うことが認められ
ていた。特に、異在るレベルに位置される回路素子の間
の電気的コンタクトを形成しようとする場合、段差部の
彼ヒ（いわゆるステツノ・カパレージ）の問題が知られ
ている。例えば、薄膜トランジスタの１つの形状におい
て、半導ｆ４＼膜は基板レベルから次の隣接レベル上の
ソースおよびドレインパッドまで延在している。ゲー１
・酸化物とデー｝ｍ極はこの半導体ｊ爽の輪郭に従わね
はならない。この配列を完成させるのに必要な伺加的八
層、即ち、ｒ−｝構造やクロスオーバも同様にこの輪郭
の不規則性に従うので、完成し夕装１？．ｔは槌々な形
状と個々の高さを持つ多層台形から成る。これらρ台形
を均一な厚さの連綬的な膜で被七講ずることは、フォト
リングラフィのような処理工程により描画されたパター
ンの鋭い垂直ヘリが存在するために、難しい。この間鵬
を克服する一つの手段が、１９８０年６月２日提出の米
国％訂出願第１　５　５，３　５　５号に開示されてい
る。

そこに開示された処理では、Ｎ膜１ランジスタまたは薄
膜トランジスタアレイが、トランジスタ構造の各素子を
次の隣接層に閲して１つの平らな面工（＋−日し貝９０
よ゜Ｊ　ＶＬＬ　Ｌ／　ｌ．．収りり４シ０一陀り１胃
てＪ膜次に被着さ・ばて基板上に形成さ４ｔる。この処
理によれば、ｆＪ膜トランジスタ構造の各素子部材の被
着に続いて素子部材の間の谷間を絶縁材料で充填してゾ
レーナ表面を形成する。そして、このプレー六表面がぞ
の上に次の乎らなｊＣクが形成される面となる。

発明の要約 本発明はクリテイ力ルな薄膜トランソスタ界面の汚染を
最小にするために屯一真空ボン７’吸出の技爾を利用す
る処理を提供する。この栄一ポンノ吸出技術は全てのフ
オ｝　ＩＪソグラフイ処理に採用され、それにより高度
の制御と分Ｙｒｒ能を実現する。

一回のボンノ吸出工程中に、トランジスタデート絶縁体
層、半２Ｉヌ体パツドおよび最上絶絣体層を順次被着す
ることによってクリテイカルな汚染し易い半導体一絶縁
体界面が形成１される。最一ヒ絶録体層は、．１．　−
１’−｝薄ｆｉｌ　｝ランジスタの自由表面上の不＠（
保護〕層あるいは二重ｒ−｝薄膜トランジスタの最上ゲ
ート絶縁体としてＩ５ｉ１　＜。

湿式処理に先立つクリテイ力ルな半導体一絶縁体界而の
単一ポンノ吸出による形式と汚染し易い蒲膜トランジス
タのカプセル封止に加えて、本発明による技術は単一ゲ
ート装置の自由表面の不働層を単一ポンノ吸出で形成し
、また、二重ゲート装置の両方のデート絶縁体を単一ボ
ンゾ吸出で形成する。そのうえ、ステッグ・カバレージ
の問題を最小にするため、準プレーナ構造が用いられる
。

従って、垂直なソースードレイン電極壁を連続的に被覆
する必要性を除くために、薄い半導体層に対するグレー
ナ副構造が設けられる。さらに、汚染を最小にするため
に、乾式ゾラズマエッチングを用いて半導体パッド上の
ソースードレインコンタクト領域を露出させる。

１つの特に有利な実施例によれば、作成手順としてニッ
ケル、酸化アルミニウム、セレン化カドミウム、二酸化
シリコンおよびインジウムー金をそれぞれデート電極、
ｒ−｝絶縁体、半導体、最上絶縁体およびソース・ドレ
インコンタクトのために用いる。この手順は、例えば減
法フォトリソグラフインク描画により、ニッケルデート
′心極を基板表面の一部分一ヒに形成することから開始
される。ニッケルゲート電極の描画に用いたフオトレジ
ストマスクを除去することなく、ケ”−｝’Ｉ極の厚さ
と実質的に等しい厚さの酸化アルミニウムを基板上に被
着させることによりク０レーナ病造が形成される。次に
、フ０レーナ表面上にデート絶縁体層が形成される。そ
の後、例えば減法処理により、こ（Ｄ””　　｝絶縁体
層上にニッケルのソースおよびドレイン電極が（薄膜ト
ランジスタアレイの場合には電気的母線と共に）形成さ
れる。再び減法フオトレジストマスクを適所に残して、
酸化アルミニウムをソースおよびドレイン電極（および
母線）の厚さと実質的に等しい厚さまで被着させること
により第２のグレーナ表面が形成される。次に半導体パ
ッドを定めるために、加法フォトレジストマスクがフ０
レーナ表面上に形成される。クリテイカルな半導体一絶
縁体界面を杉成するために、単一真空ポンプ吸出中に酸
化アルミニウム不＠層、セレン化カドミウムおよび二酸
化シリコンキャツノ層が加法マスクの開口を通して順次
被着される。

その後のフォトレジストマスクの剥離除去中に、二ｔ酸
化シリコンキャッグが半導体パッドを保護して半導体と
剥離溶液（即ち、溶媒それ自体またはそれに含まれるイ
オン成分〕との間の有害な相互作用を防ぐ。不必要な物
質の剥離除去および加法フォトレジストマスクの溶解の
後に、二酸化シリコンキャツノを選択的に除去して、ト
ランジスタのチャネル長を定めまた半導体とソースおよ
びドレイン電極との間のインジウムー金の導電性コンタ
クトを受容するための半導体層の選択された部分を露出
させる。好ましくは、これらのコンタクトは加法処理に
より形成される。

トランジスタのチャネル長を定めるに際しては、従来用
いられていた湿式処理技術に代えて乾式エッチング技術
、例えば、ノラズマエッチングが好ましい。従って、二
酸化シリコン層の保護されていない部分を除去するに際
しては、プラズマエッチングを用いてその下のセレン化
カドミウムを露出さぜてソースードレインコンタクト領
域とする。

その援、フォトレジストマスクは酸素プラズマにより除
去する。

好適実施例の説明 第１図と第２図は基板１０上へのｒ−｝電極１２の形成
を示している。基板１０の材料としては、それがデート
電極１２として選択された材料に関して絶Ｍ：性がある
という一般的な制限に従う広範囲の材料を用いることが
できる。基板１０の材料の的確な選択は、もちろん、そ
の薄膜トランジスタが用いられる特定の用途に依存する
。例えば、第１１図に示されているように、液晶表示装
置内の禦子のドライバとして用いられる場合には、基板
１０は、液晶媒体を入れるのに用いられる２枚の平らな
ガラス板の１つを構成する。他の用途においては、基板
１０をセラミック、半導体、フ０ラスチツク材料等の他
の絶縁材料で構成することが要請される。米国ニューヨ
ーク州のコーニンググラス社からＯｏｒｎｉｎｇ　７０
５９　Ｇｌａｓｓ　　として市販されているバリウムア
ルミニウムホウケイ酸組成ヲ用いて極めて満足のいく結
果が得られている。第１図から第１０図では、このよう
なＯｏｒｎｉｎｇ　７０５９Ｇ　ｌ　ａ　ｅ日基板がこ
れを不働化する絶縁性（酸化アルミニウム）被覆１１と
共に例示されている。

ゲート電極を形成するために減法処理技術が用いられる
。通常のやり方では、この方法は酸化アルミニウムで被
覆された基板−ヒにニッケル膜層１３を被着させること
から始まる。次に、レジスト材料からなる被覆層がニッ
ケル膜層１３の上表面上に付与される。その後、周知の
フォトリソグラフイ技術に従って、このレジスト層は露
光、現像および選択的パターン化領域の除去という工程
により処理される減法マスクとなる。次に、ニッケル膜
層１３０７オトレジストマスク１４で保護されていない
部分をエッチング除去することにより、ニッケルゲート
電極１２が形成される。

次の工程では、第６図に示されているように、レジスト
マスク１４は適所に残されてフ０レーナ構造を形成する
のに用いられる。図のように、これはケ”−｝”ｆｉ極
１２に繭接し・た空間を満たすために酸化アルミニウム
層を基板上に被着させることに特開昭５９−　５０５６
Ｋ５） より達成される。薄膜トランジスタのアレイを影成する
場合には、この工程はぞれぞれのトランジスタの閾り合
う）ｆｌ・’ｆｎ極の間の全ての％ｑ　ｌｔｉｊを満た
すことになる。好ましい７０ロセスでは、ゲート電極１
２の形成に５００オングストローム０＝７ケル層が用い
られるので、１１ν化アルミニウム充填層１５は５００
オングストロームの厚さまで被着サレる。次に、適当な
溶媒を用いてレジストマスク１４を溶解させるとともに
その上の酸「ヒアルミニウム充填層１５の不必要な領域
を剥ｆ”ｉｆＵ　（　’Ｊフトオフ）する。これにより
、第４図のフローチャートわくＡからの矢印により最も
よく示されているところの本ノロセスによる第１のグレ
ーナ表面が得られる。次に、第４図に示されているよう
に、ブランケットデート絶縁体（酸化アルミニウム）層
１６がこの第１のグレーナ表面上に４．５　０　０オン
グストロームの厚さまで被着される。ソースおよびドレ
イン電極〔および薄膜トランジスタアレイの場合には母
線〕の描画を開始するために、均一なニッケル層１７が
グゞ一ト絶縁体層１６」−に５００オングストロームの
厚さまｒＭλ゛５される。

再びｖ，ｋ法処理を用いで、ソースおよびドレイン’Ｉ
Ｉ？　４ｉｉ１ｉ　（および薄１俣トランジスタアレイ
の場合には母線）が形成される。第１のノレーナ表面の
形成に関連して記述した減法処理（第２図および第６図
）の場合と同梯に、減法レジストマスクが導電性材料（
ここではニッケルのソースおよ０；｝’ｔｚイン電極１
８と１９）上に残っているが、第５図には示−されてい
ない。この適所のマスクを用いて、ソースおよびドレイ
ンＴ４，極１　８　，１　９　（およびトランジスタア
レイの場合には母線）の間の空間を埋めるために何加的
ｔｒ酸化アルミニウム充填層２０がＶ着される。その後
、レジストマスクとともにその上の不必要な酸化アルミ
ニウムを除去することにより、第５図に符号２１で全体
的に示された第２のプレーナ表面が形成される。

その後、第６■ｌに示されているように、加法レジスト
マスク２２が第２のグレーナ表面２１上に設けられる。

このレジストマスク内の窓は薄膜トランジス々の半導体
パッドの所望のディメンジョンに対応ずる。次に、加法
マスク２２を用いで、絶縁Ｋ　２　３　（　２　０　０
オングス１・ｔ１−ムの酸化アルミニウム）、半導体２
４（５００，ｄングス１・ロームの（３ｄＳθ）、およ
び絶吊子干ヤツク’　２　５　（　ＬＯ　Ｏ　Ｏオング
ス１・ロームの二酸化シリコン）の層をｊ『ｉ次グソ屑
させる。不発明にとって着ｊｉめて重要なのは、これら
の層を単一のポンプ１匹出Ｄｈ作による膵続した衷空の
もとて被着させることである。これは第６図のむ４１毒
を任意の適当な真輩グーエンバ内に：べいてその圧力を
約５Ｘ１０−７｝−ルまで減少ざぜることにより達成１
される。その彼、呆捜回Ｖ′Δ｛・゜μＩｊＺ分野での
通常の被着技雨を用いて、酸化アルミニウム、セレン化
カドミウムおよび二『ν化シリコンの層が真空を破るこ
となく順次阪沼される。Ｊ薗当な溶剤を用いて加法レジ
ストマスクとその上の不必要な材料を：ｉ１］離し、第
７図に示されたような構遣を得る。図示のように、残っ
ているのはＣ１ＩｆＩＺアルミニウム２３，セレン化カ
ドミウム２４およＯ゛二酸化シリコン２５の被Ｓ層の−
・１ｆ６分でりる。

トランジスタのヂャ不ル長ヲホめるために、ｚＴ１３５
７一 ８図に示されているようにレジストマスク２６が二酸化
シリコク２５上に形成ざれる。次に、二酸化シリコンの
保護されていない領域を四ふつ化炭〆と１セ素のグラズ
マでエッチングして、その下に横たわるセレン化カドミ
ウムのソースおよびドレインコンタクト用の領域を露出
させる。吹に酸零フ０ラズマを用いてレシストマスク２
６を除去し、第９図のような構造に至る。同図に示され
Ｃいるように、二醒化シリコン２５０層は半導体のソー
スおよびドレインコンタクト領域２７と２８を露出させ
るようにエッチングされている。次Ｋ１加法ｊ？／ｉ画
（剥＾Ｗ）を利用して、ソースおよびドレイン亀極１８
および１９の各々と半一；ｌ体パツドｌ４の間の１１当
な導′心性コンタクトを形成することによりトランジス
タ全完成させる。第１０図の完成された構造では、この
導電性コンタクトはインジウム２９と金３０の層を順次
に形成することにより設けられる。

第″１１図は、第１Ｕ図の完成された薄膜トランジスタ
を液晶表示装置のユニットセルのドライバとして用いた
際の平面図である。本ノロセスに従って１２φ供ざれる
よう冫よ薄月儲トランジスタは他の：ｉｔ．　ｔｌＲ子
媒体を用いたＩｆ：　（＃Ｉ表示装Ｌ｛ηへの使用にも
．＋ｌｉＪすることが理解されよう。第１１図で、トラ
ンジスタのドレインは拡大された連Ａ＆　［！’Ｊなド
レインパツげ４ｕの−ｔｆｌＳとして杉成さ１％る。ト
ジンジスタのソースはニッケルのソース線４１と′賊気
トＳ９に連督し、この線は当Ｍ者には周知のようリこ表
示マ｝　ＩＪツクスアレイ内の他のトランジスタと共有
される。共有（即ち、共通）のデート母Ｍ’！４２は破
線で示されている。このゲート母腓４２は第１図から第
１０図の埋込みゲ一ト′峰極１２に対応ずる。第１１図
はこれらの表示累子に対するトラノゾスタ（つ配ホを図
示し、わっ）つやすくり−るブこめにインジウムと金の
接点３０と露出ざれた二目ν化シリコンギャツク０２５
を示しでいる。大：１１Ｓ分の−１．４用においては、
付加的な絶縁層、カフ０セル封止Ｉ，クおよび（または
）保砕層が第１０図と第１１図にボざ４ｔな｛１４造の
上に被着されることが理解されよう。

【図面の簡単な説明】

第１図から第１０図は本発明の好適実施例に従って作成
される薄膜トランジスタの図式的断面図を作成７０ロセ
スの各工程を記したフローチャートとともに示しており
、第１１図は本発明に従って作成され液晶表示装置の１
つの素子のドライ／々として具体化されたトランジスタ
の図式的平面図を示している。 −３５９−

Claims (1)

1. 【特許請求の範囲】 （１１　　基板の表面の一部上に所与の厚さの導電材料
   のｒ−１電極を形成する工程と、 前記基板の表面の前記デート電極で占有されていない残
   りの選択された部分上に前記ゲート電極と実質的に等し
   い厚さを有する第１の絶縁体層を形成して第１のプレー
   ナ表面を形成する工程と、前記第１のノレーナ表面上に
   デート絶縁体層を形成する工程と、 前記ｒ−｝絶縁体層の選択された部分上に所与の等しい
   厚さの導’ｉｌｉ．材料のソースおよびドレイン電極を
   形成する工程と、 該デート絶縁体層の前記ソースおよびドレイン’ｔ（ｔ
   極で占有されていない残りの選択された部分上に前記ソ
   ースおよびドレイン電極と実質的に等しい厚さを有する
   第２の絶縁体層を形成して第２のゾレーナ表面を形成す
   る工程と、 前記第２のノレーナ表面上に、前記ソースおよびドレイ
   ン電極と前記第２の絶縁体層の各一部を露出させる所定
   パターンの開口を有するマスキング層を形成する工程と
   、 前記マスキング層と前記第２の絶縁体層の露出部分上に
   第６の絶縁体層、半導体層、および第４の絶縁体層を連
   続した真空のもとて順次被着させる工程と、 前記マスキング層と、その上に被着されている前記第６
   の絶縁体層、前記半導体層、および前記第４の絶縁体層
   の部分とを除去する工程と、前記第４の絶縁体層の一部
   を選択的に除去してトランジスタのチャネル長を定める
   とともに前記半導体層の選択された部分を露出させる工
   程と、前記ソースおよびドレイン電極と１１リ記半導体
   層の前記選択された部分との間に導『［Ｌ性コンタクト
   を選択的に形成する工程とを含む薄膜トランジスタの作
   成方法。 （２）　　実質的に平らな第１のプレーナ表面を有する
   とともに第１の絶縁膜パターンに囲まれた少なくとも１
   つのグ一ト電極を定める導電性の膜パターンを含む第１
   の構成層を基板表面上に形成する工程と、 前記第１の構成層の前記第１のグレーナ表面上に第１の
   絶縁体層を被着させる工程と、実質的に平らな第２のグ
   レーナ表面を有するとともに第２の絶縁膜パターンに囲
   まれた少なくともソースおよびドレイン電極を定める少
   なくとも１つの導電性の膜パターンを含む第２の榊成層
   を前記第１の絶縁体層上に形成する工稈と、前記ソース
   およびドレイン電極と前記第２の絶縁膜パターンの各一
   部を露出させる所定パターンの開口を有するマスキング
   層を前記第２のノレーナ表面上に形成する工程と、 前記マスキング層および前記第２の絶縁膜パターンの露
   出部分上に第２の絶縁体層、半導体層および第６の絶縁
   体層を連続した真空のもとて順次被着させる工程と、 前記マスキング層と、その上に被着されている前記第２
   の絶縁体層、前記半導体層、前記第６の絶縁体層の部分
   とを除去する工稈と、 前記第３の絶縁体層の一部を選択的に除去してトランジ
   スタのチャネル長を定めるとともに前記半導体層の選択
   された部分をレイ出させる工程と、前記ソースおよびド
   レイン電極と前記半導体層の前記選択された部分との間
   に導電性コンタクトを選択的に形成する工程とを含む薄
   １シトランジスタの作成方法。