JPS59501391A - デイジタル信号送信および受信装置 - Google Patents

デイジタル信号送信および受信装置

Info

Publication number
JPS59501391A
JPS59501391A JP50277983A JP50277983A JPS59501391A JP S59501391 A JPS59501391 A JP S59501391A JP 50277983 A JP50277983 A JP 50277983A JP 50277983 A JP50277983 A JP 50277983A JP S59501391 A JPS59501391 A JP S59501391A
Authority
JP
Japan
Prior art keywords
bus terminal
voltage
terminal
level
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50277983A
Other languages
English (en)
Inventor
ハ−ゲンズ・ランドルフ・ビイ
レヴイ・ロイ・ジエイ
キヤンベル・デイビツド・エル
Original Assignee
アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド filed Critical アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド
Publication of JPS59501391A publication Critical patent/JPS59501391A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル信号送信および受信装置 発明の背景 発明の分野 この発明はコンピュータなどに用いるためのディジタル信号送信システムに関す るものである。特に、この発明はディジタル装置間の通信に用いるための共用バ スディジタル平衡型送信システムに関するものである。
バスまたはバックプレーン逼信システムは、典型的には、1個のワイヤ、ディジ タル信号ドライバに並列に結合されるユニポーラ信号ラインおよびディジタル信 号受信機を含んでいる。特定の応用においては・、共通結合された駆動装置およ び受信機で、信号ラインを介してワイヤードORおよびワイヤードAND能力を 与えるのが望ましい。このようなバスシステムは特有の問題を提起する、なぜな らば、ワイヤードORおよびワイヤードA、 N D機能を実現するために、各 ラインの状態のうちの1つは、共通ラインへ結合されるドライバ間のコンテンシ ョンを回避するために受動的でなければならないっ さらに、単一ワイヤ平衡バスの構成は受入れることができないスプリアス顔射を 作り出すかもしれない、放射された信号および導通された信号(RFIおよびE MI)の両方による妨害を受ける。
要求されることは、スプリアスノイズに対して実質的に耐え得るかつ、ワイヤー FORおよびワイヤードANDllt能が望ましい特徴であるような普遍的な応 用において働くことができるバス伝送システムである。
先j」L止Jと乱j− 過去において、ワイヤーFORおよびワイヤードAND機能は 共通ラインへ結 合されるオープンコレクタ能動プルタウンドライバまたはオープンエミッタ能動 プルアップドライバのいずれかを什して与えられていた。この態様では、成る状 態が能動的である場合、他方は受動的、すなわち、ドライバコンテンションを受 けない。しかしながlう、このようなアプローチは相互に相入れることができず 、システムのインタフェイスを困難にする。
相対約1および負の(母性を有するバイポーラ信号を発生する数多くのアブ0− チが知られている。これらのアプローチは、ユニポーラ電圧、すなわち 能動状 態および受動状態で差動的な活動がある現在のアプローチと混乱さ机ろべきでは ない。先行技術の特許の例(ユ、゛°バイポーラ信号発生装置”という名称のM  1yazakiに与えられたアメリカ合衆国特許番号第4,121,118号 および゛パルス送信および受信システム″という名称の、W atanabeに 与えられたアメリカ合衆国特許番号第3,67L、671号である。しかしなが ら、W atanabe回路は電流モードドライバだけを用いており、ワイヤー FORまたはワイヤードAこの発明によれば、差動ライントランシーババスシス テムは、オープンコレクタ能動プルダウントランジスタを介して第2のバイアス されたラインへ結合さ載る第′1のドライバと、オープンエミッタ能動プルアッ プトランジスタを介して第1のバイアスされたラインへ結合される第2のドライ バとを備え、第2のバイアスされたラインは第1のラインよりも高いレベルにバ イアスされており、かつこれらのラインは整合されたインピータンスへの並a」 ワイヤ送信システムを形成する。差動受信搬はこれらラインの差動電圧を検知す るため並列ラインに結合される。受信機は能動状態を表わす極性の変化および受 動状態を表わす極性の変化における反転を検出する。各ラインについての能動( プルされた)および受動(バイアスされた)状態を有する2状態動作により、ワ イヤードORおよびワイヤードANDのような受動ワイヤード論理機能の実現が 可能となるっ2−ワイヤ動作はノイズマージンを高める。
図面の簡単な説明 第1図はこの発明による基本的なトランシーバの概略図である。
第2図はこの発明による並列ワイヤバスシステムの概略図である。
第3図はこの発明によるトランシーバの特定の実施例の概略図である。
特定の実施例の−明 第1図を参照して、第1の電圧スイッチ12、第2の電圧スイッチ14および第 1の端子18および第2の端子20へ結合される差動ライン受信器−16からな るトランシーバ10の簡略化した概略図が示される。特に、第1の電圧スイッチ 12は第1の電圧源÷■2および第1の端子1日の接続点との間に結合され、第 2の電圧スイッチ14は第2の電圧源二V、と、第2の端子20の接続点との間 に結合される。電圧+■2は、典型的には、電圧+V、よりも正である。端子1 8および20のためのバイアス電圧は、電圧スイッチ12および14のスイッチ ングが第1端子18とM2端子20との間で相対的な極性の反転を生じるように 選ばれる。
差動受信器16の非反転入力は、典型的には、第1の端子18へ結合される。受 信器16の反転入力は、典型的には第2の端子20へ結合される。差動受信器1 6は、第1端子18お多び第2端子20で、相対電「により規定される論理状態 を表示する出力端子22を有する。第1のスイッチ12および第2のスイッチ1 4は並列に差動するように連動されており、すなわち、スイッチ12および14 は同時に開きかつ同時に閉じる。開いた位置において、第1端子18および第2 端子20の電圧は、後で説明するように、外部バイアス源により決定される任意 のレベルに設定される。閉じた位置では、第1の電圧スイッチ12け電圧+ V  2方向へ第1端子18の接続点を引張り、かつ第2の電圧スイッチ14は電圧 源+■、方向へ第2の端子20の接続点の電圧を引張る。
第2図に移ると、この発明によるトランシーバ10を有するバス回路網24が示 される。第1の端子18は各々第1のパスライン26へ結合され、かつ第2の端 子20は各々第2のライン28へ結合される。第1のライン26および第2のラ イン28は、正の電圧+Vへ結合される第1の抵抗34..36、前記第1およ び第2のライン26.28間に接続される第2の抵抗30.32および接地へ( または十Vよりも低い他の電圧基準値へ)結合される第3の抵抗38.40から なるインピーダンス整合回路において、各端部で終端する。インピーダンス整合 回路網のインピーダンスは、各トランシーバ10の第1の端子18および第2の 端子20の間で提示されるインピーダンスを整合するように選ばれる。整合され たインピーダンス送信ラインのかつ何らかのスプリアス送信ライン効果の信号反 射を最小にし、かつノイズマージンを最大にする。インピーダンス回路網は、抵 抗分割器を形成することによって、電圧+■と、第2の電圧基準レベル、典型的 には、接地との間にバイアス回路網を形成する。受信器16は従来の羞動入カラ イン受信器であってもよく、その入力は第1のライン26および第2のライン2 8に結合される。出力の極性は、一般に、印加された信号と受信された信号端子 18および210間の反転を避けるように選ばれる。各ライン26.28の受動 状態におけるバイアスレベルは、他のライン28゜26の端子で、能動電圧レベ ルを整合するように選ばれる。
第1および第2のスイッチ12.14(第1図)は差動ドライバ42として示さ れることができるっ第3図を参照して、この全戸によるトランシーバ10の特別 な実施例が示されており、そこにおいて、第1のスイッチ12はシヨットキトラ ンジスクのようなバイポーラトランジスタであり、そのコレクタ電極は電流制限 抵抗44を介して高電圧+v2へ結合され、そのエミッタ電極は第1の端子18 の接続点へ結合され、そのベース電極は入力端子48へ結合される。第2のスイ ッチ14はバイポーラトランジスタであり、そのエミッタ電極は低電圧、典型的 には接地<NPN型論理と想定して)へ結合され、そのコレクタ電極は電流制限 11X抗46を介して第2の端子20の接続点へ結合され、かつそのベース電極 は入力端子50へ結合ざねろ。入力端子50は駆動回路網(図示せずンを介して 入hg′/:1子48と並列に駆動される。この回路は逆論理レベルを表わす能 動状態および受動状態において差動的である。受信器16は2進状態値を示すた め端子18および20の相対的極性を検知する。電流制限抵抗44.46は、バ ス電流を制限し、バスのインピーダンスを整合させ、かつ差動バイアスレベル間 でスイッチングが行なわれるようにバス上の電圧レベルをバイアスするように選 ばれる。
この発明によるトランシーバ10は実質的に耐ノイズ性であり、受信回路の差動 動作により比較的大きなノイズマージンを有し、望ましいワイヤード論理機能を 行なうことができ、かつその出力および入力で他のトランジスタートランジスタ 論理型装置と普遍的に両立し得る。
特定の実施例を参照してこの発明を説明してきた。他の実施例も当業者にとって 明らかであろう。たとえば、トランジスタの極性が逆であってもよく、他の形式 のトランジスタスイッチ、たとえばMOSトランジスタなどが用いられてもよい 。それゆえに、この発明は請求の範囲により示される場合を除き、限定されるも のと意図されるべきでない。

Claims (1)

    【特許請求の範囲】
  1. 1. 2進ディジタル信号を伝達する装置であって、ライン整合!?端を有する 第1のバイアスレベルへ結合するための第1のバス端子と、 ライン整合終端を有する第2のバイアスレベルへ結合するための第2のバス端子 とを備え、前記第1のバイアスレベルは前記第2のバイアスレベルよりも低く、 前記第1のバス端子へ結合されかつ能動的に前記第1のバス端子を前記第2のバ イアスレベル方向へ第1の論理レベルへ引くように第1の状態において作動しか つ前記第1のバス端子が前記第1のバイアスレベルへバイアスされるのを許容す るように第2の状態で作動する第1の電圧スイッチと、 前記第2のバス端子へ結合され、かつ前記第1のバイアスレベル方向へ能動的に 前記第2のハス端子を引くように前記第1の状態において作動的であり、かつ前 記第2のバス端子が前記第2のバイアスレベルへバイアスされるのを許容するよ うに前記第2の状態で作動する第2の電圧スイッチとをさらに備えた、装置。 2、 前記第1のバス端子および前記第2のバス端子へ結合されて前記第1のバ ス端子と前記第2のバス端子との間の差動電圧を検知するための作動受信器手段 をさらに備えた、請求の範囲第1項に記載の装置。 3、 前記第1の電圧スイッチおよび前記第2の電圧スイッチは各々トランジス タスイッチおよび電流制限手段を含む、請求範囲第1項または第2項に記載の装 置。 4、 前記電流制限手段は抵抗を含む、請求の範囲第3項に記載の装置。 5、 前記第1の電圧スイッチは前記第1のバス端子へ結合されるエミッタ電極 回路を有するトランジスタを備える。 請求の範囲第1項または第2項に記載の装置。 6、 前記第2の電圧スイッチは電流制限手段を介して前記第2のバス端子へ結 合されるコレクタ電極回路を有するトランジスタを備える、請求の範囲第5項に 記載の装置。 7、 前記第1の電圧スイッチi−ランジスタは、電流制限抵抗含むコレクタ電 極回路を有する、請求の範囲第6項に記載の装置。 8、 前記第1のバス端子と前記第2のバス端子との間に結合される第1の抵抗 手段と、@記載1のI\ス端子と前記第1の電圧レベルとの間に結合される第2 の抵抗手段と、前記第2のバス端子と第2の電圧レベルとの間に結合される第3 の抵抗手段とを有するインピータンス整合回路網をさらに備え、前記第1の電圧 レベルは前記第2の電圧レベルよりも低い、請求の範囲第1項または第2項に記 載の装置。 9、 前記第1、第2および第3の抵抗手段は前記第1のバス端子および前記第 2のバス端子のインピーダンス整合のために選ばれる、請求の範囲第8項に記載 の装置。 10、前記第1の電圧スイッチおよび前記第2の電圧スイッチは各々トランジス タスイッチおよび電流制限手段を含み、前記電流制限手段は各々前記インピーダ ンス整合回路雫とインピーダンス整合するために選ばれた抵抗を含む、請求の範 囲第9工pに記載の装置。
JP50277983A 1982-08-09 1983-08-02 デイジタル信号送信および受信装置 Pending JPS59501391A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40664282A 1982-08-09 1982-08-09
US406642FREGB 1982-08-09

Publications (1)

Publication Number Publication Date
JPS59501391A true JPS59501391A (ja) 1984-08-02

Family

ID=23608857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50277983A Pending JPS59501391A (ja) 1982-08-09 1983-08-02 デイジタル信号送信および受信装置

Country Status (3)

Country Link
EP (1) EP0116603A4 (ja)
JP (1) JPS59501391A (ja)
WO (1) WO1984000862A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE43215T1 (de) * 1984-07-20 1989-06-15 Siemens Ag Busleitungssystem mit zwei signalleitern mit daran jeweils ueber zwei differenzausgaenge angeschlossenen sendeeinrichtungen.
CA1278871C (en) * 1986-02-24 1991-01-08 Frederick O. R. Miesterfeld Method of data arbitration and collision detection on a data bus
EP0275464B1 (de) * 1986-12-11 1992-02-19 Siemens Nixdorf Informationssysteme Aktiengesellschaft Sende-Empfangs-Einrichtung für ein Busleitungssystem
GB8912461D0 (en) * 1989-05-31 1989-07-19 Lucas Ind Plc Line driver
US5056110A (en) * 1989-12-11 1991-10-08 Mips Computer Systems, Inc. Differential bus with specified default value
US5023488A (en) * 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines
EP0537704B1 (en) * 1991-10-16 2000-07-26 The Furukawa Electric Co., Ltd. Multiplex transmission system
JP3133499B2 (ja) * 1991-10-16 2001-02-05 古河電気工業株式会社 多重伝送方式
US5430396A (en) * 1994-07-27 1995-07-04 At&T Corp. Backplane bus for differential signals
US6980773B2 (en) * 2001-07-18 2005-12-27 Telefonaktiebolaget L M Ericsson (Publ) Apparatus and method for bias compensation in line circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381090A (en) * 1964-10-01 1968-04-30 Ibm Balanced line driver
US3497619A (en) * 1967-10-06 1970-02-24 Us Navy Digital data transmission system
JPS4841722B1 (ja) * 1969-06-13 1973-12-08
DE3015661A1 (de) * 1980-04-23 1981-10-29 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum uebertragen von binaeren signalen

Also Published As

Publication number Publication date
EP0116603A4 (en) 1984-11-22
EP0116603A1 (en) 1984-08-29
WO1984000862A1 (en) 1984-03-01

Similar Documents

Publication Publication Date Title
JP3115046B2 (ja) スイッチ可能トランシーバインターフェース装置
EP0475711B1 (en) System for transferring data between IC chips
US5467369A (en) AUI to twisted pair loopback
US20050258865A1 (en) System, method and program product for extending range of a bidirectional data communication bus
JPH01501275A (ja) トランシーバ用ターミネータ
JP2002509682A (ja) 対称な差分出力信号を持つcanバスドライバ
JPS59501391A (ja) デイジタル信号送信および受信装置
US4994690A (en) Split level bus
US4760516A (en) Peripheral interrupt interface for multiple access to an interrupt level
CN114747184A (zh) 带环抑制的总线收发器
CN113271095B (zh) 一种共模瞬变抗扰电路及调制解调电路
JP2008512885A (ja) 信号伝送装置
JPH0741232Y2 (ja) 非同期2進データ通信回路
JPS62193435A (ja) 直列デ−タ伝送回路装置
US5142168A (en) Emitter-coupled logic balanced signal transmission circuit
US6631159B1 (en) Transceiver with disconnect detector
JP3201666B2 (ja) 半2重シリアル伝送用インターフェース変換回路
JPS60232737A (ja) 差動バス・ドライバ
JPS6152047A (ja) データバスシステム
JP3577541B2 (ja) 受信回路
US3983324A (en) Full duplex driver/receiver
JP3833121B2 (ja) データ送受信装置
US10187229B2 (en) Bi-directional, full-duplex differential communication over a single conductor pair
JPH0667772A (ja) データ伝送装置
CN216699983U (zh) 一种调制解调电路