JPH0667772A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH0667772A JPH0667772A JP4237626A JP23762692A JPH0667772A JP H0667772 A JPH0667772 A JP H0667772A JP 4237626 A JP4237626 A JP 4237626A JP 23762692 A JP23762692 A JP 23762692A JP H0667772 A JPH0667772 A JP H0667772A
- Authority
- JP
- Japan
- Prior art keywords
- interface bus
- resistor
- pull
- scsi
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
- H03K17/76—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 伝送データの波形歪みを低減する。
【構成】 送信データＴＤを信号線ＬＬに送出するため
のドライバ回路であるオープンドレイン接続されたＦＥ
Ｔ１のＦＥＴ１のドレインはプルアップ抵抗ＰＲ１を介
して、論理Ｈレベルの電圧Ｖｃｃにプルアップされてい
る。ＦＥＴ１のドレインとプルアップ抵抗ＰＲ１との相
互接続端と信号線ＬＬとの間には、ダイオードＤＡが逆
方向に接続されている。また、信号線ＬＬ上の信号を入
力するためのレシーバ回路であるインバータＩＶの入力
端は、プルアップ抵抗ＰＲ２を介して、論理Ｈレベルの
電圧Ｖｃｃにプルアップされている。また、インバータ
ＩＶの入力端とプルアップ抵抗ＰＲ２との相互接続端と
信号線ＬＬとの間には、ダイオードＤＢが逆方向に接続
されている。
のドライバ回路であるオープンドレイン接続されたＦＥ
Ｔ１のＦＥＴ１のドレインはプルアップ抵抗ＰＲ１を介
して、論理Ｈレベルの電圧Ｖｃｃにプルアップされてい
る。ＦＥＴ１のドレインとプルアップ抵抗ＰＲ１との相
互接続端と信号線ＬＬとの間には、ダイオードＤＡが逆
方向に接続されている。また、信号線ＬＬ上の信号を入
力するためのレシーバ回路であるインバータＩＶの入力
端は、プルアップ抵抗ＰＲ２を介して、論理Ｈレベルの
電圧Ｖｃｃにプルアップされている。また、インバータ
ＩＶの入力端とプルアップ抵抗ＰＲ２との相互接続端と
信号線ＬＬとの間には、ダイオードＤＢが逆方向に接続
されている。
Description
【０００１】
【産業上の利用分野】本発明は、ディジーチェイン型に
接続されたシングルエンド型のＳＣＳＩインタフェース
バスに接続し、このＳＣＳＩインタフェースバスを介し
て他の装置との間でデータを伝送するデータ伝送装置に
関する。
接続されたシングルエンド型のＳＣＳＩインタフェース
バスに接続し、このＳＣＳＩインタフェースバスを介し
て他の装置との間でデータを伝送するデータ伝送装置に
関する。
【０００２】
【従来の技術】一般に、例えば、パーソナルコンピュー
タシステムなどの小規模なコンピータシステムでは、ホ
スト装置に外部記憶装置などの周辺装置を接続するため
のインタフェース（システムインタフェース）として、
ＳＣＳＩインタフェースバスが用いられている。
タシステムなどの小規模なコンピータシステムでは、ホ
スト装置に外部記憶装置などの周辺装置を接続するため
のインタフェース（システムインタフェース）として、
ＳＣＳＩインタフェースバスが用いられている。
【０００３】このＳＣＳＩインタフェースバスは、その
データ伝送速度が比較的高速であり、かつ、ユニット間
のデータ伝送時に種々の有用な機能を用いることかで
き、また、その接続形態をシングルエンド型に構成する
と、ＳＣＳＩインタフェースバス回りの構造を簡易にす
ることができる。
データ伝送速度が比較的高速であり、かつ、ユニット間
のデータ伝送時に種々の有用な機能を用いることかで
き、また、その接続形態をシングルエンド型に構成する
と、ＳＣＳＩインタフェースバス回りの構造を簡易にす
ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来装置には、次のような不都合を生じていた。
うな従来装置には、次のような不都合を生じていた。
【０００５】すなわち、シングルエンド型のＳＣＳＩイ
ンタフェースバスを用いて高速データ伝送を行なうと
き、バスからの受信データを入力するためのレシーバ回
路の入力段に用いているトランジスタの入力容量、およ
び、ＳＣＳＩインタフェースバスの機能を実現するため
の回路が搭載されているプリント回路基板の浮遊容量な
ど原因となり、バス上の信号レベルが低下し、適切なデ
ータ伝送ができなくなるおそれがある。
ンタフェースバスを用いて高速データ伝送を行なうと
き、バスからの受信データを入力するためのレシーバ回
路の入力段に用いているトランジスタの入力容量、およ
び、ＳＣＳＩインタフェースバスの機能を実現するため
の回路が搭載されているプリント回路基板の浮遊容量な
ど原因となり、バス上の信号レベルが低下し、適切なデ
ータ伝送ができなくなるおそれがある。
【０００６】本発明は、かかる実情に鑑みてなされたも
のであり、バス上の信号レベルの落ち込みを解消できる
データ伝送装置を提供することを目的としている。
のであり、バス上の信号レベルの落ち込みを解消できる
データ伝送装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】本発明は、ディジーチェ
イン型に接続されたシングルエンド型のＳＣＳＩインタ
フェースバスに接続し、このＳＣＳＩインタフェースバ
スを介して他の装置との間でデータを伝送するデータ伝
送装置において、送信データをＳＣＳＩインタフェース
バスに送出するドライバ回路と、ＳＣＳＩインタフェー
スバスからのデータを受信して入力するレシーバ回路
と、上記ドライバ回路の出力信号を論理Ｈレベルにプル
アップする第１のプルアップ抵抗と、上記レシーバ回路
の入力信号を論理Ｈレベルにプルアップする第２のプル
アップ抵抗と、上記第１のプルアップ抵抗とＳＣＳＩイ
ンタフェースバスとの間に逆方向に挿入された第１のダ
イオードと、上記第２のプルアップ抵抗とＳＣＳＩイン
タフェースバスとの間に逆方向に挿入された第２のダイ
オードを備えたものである。
イン型に接続されたシングルエンド型のＳＣＳＩインタ
フェースバスに接続し、このＳＣＳＩインタフェースバ
スを介して他の装置との間でデータを伝送するデータ伝
送装置において、送信データをＳＣＳＩインタフェース
バスに送出するドライバ回路と、ＳＣＳＩインタフェー
スバスからのデータを受信して入力するレシーバ回路
と、上記ドライバ回路の出力信号を論理Ｈレベルにプル
アップする第１のプルアップ抵抗と、上記レシーバ回路
の入力信号を論理Ｈレベルにプルアップする第２のプル
アップ抵抗と、上記第１のプルアップ抵抗とＳＣＳＩイ
ンタフェースバスとの間に逆方向に挿入された第１のダ
イオードと、上記第２のプルアップ抵抗とＳＣＳＩイン
タフェースバスとの間に逆方向に挿入された第２のダイ
オードを備えたものである。
【０００８】また、ディジーチェイン型に接続されたシ
ングルエンド型のＳＣＳＩインタフェースバスに接続
し、このＳＣＳＩインタフェースバスを介して他の装置
との間でデータを伝送するデータ伝送装置において、送
信データをＳＣＳＩインタフェースバスに送出するドラ
イバ回路と、ＳＣＳＩインタフェースバスからのデータ
を受信して入力するレシーバ回路と、上記ドライバ回路
の出力信号を論理Ｈレベルにプルアップするプルアップ
抵抗と、このプルアップ抵抗とＳＣＳＩインタフェース
バスとの間に逆方向に挿入されたダイオードと、上記レ
シーバ回路とＳＣＳＩインタフェースバスとの間に挿入
された伝送線路の特性インピーダンスよりも大きい抵抗
値の抵抗を備えたものである。
ングルエンド型のＳＣＳＩインタフェースバスに接続
し、このＳＣＳＩインタフェースバスを介して他の装置
との間でデータを伝送するデータ伝送装置において、送
信データをＳＣＳＩインタフェースバスに送出するドラ
イバ回路と、ＳＣＳＩインタフェースバスからのデータ
を受信して入力するレシーバ回路と、上記ドライバ回路
の出力信号を論理Ｈレベルにプルアップするプルアップ
抵抗と、このプルアップ抵抗とＳＣＳＩインタフェース
バスとの間に逆方向に挿入されたダイオードと、上記レ
シーバ回路とＳＣＳＩインタフェースバスとの間に挿入
された伝送線路の特性インピーダンスよりも大きい抵抗
値の抵抗を備えたものである。
【０００９】また、ディジーチェイン型に接続されたシ
ングルエンド型のＳＣＳＩインタフェースバスに接続
し、このＳＣＳＩインタフェースバスを介して他の装置
との間でデータを伝送するデータ伝送装置において、送
信データをＳＣＳＩインタフェースバスに送出するドラ
イバ回路と、ＳＣＳＩインタフェースバスからのデータ
を受信して入力するレシーバ回路と、上記ドライバ回路
の出力信号を論理Ｈレベルにプルアップするプルアップ
抵抗と、上記プルアップ抵抗とＳＣＳＩインタフェース
バスとの間に逆方向に挿入されたダイオードを備えたも
のである。
ングルエンド型のＳＣＳＩインタフェースバスに接続
し、このＳＣＳＩインタフェースバスを介して他の装置
との間でデータを伝送するデータ伝送装置において、送
信データをＳＣＳＩインタフェースバスに送出するドラ
イバ回路と、ＳＣＳＩインタフェースバスからのデータ
を受信して入力するレシーバ回路と、上記ドライバ回路
の出力信号を論理Ｈレベルにプルアップするプルアップ
抵抗と、上記プルアップ抵抗とＳＣＳＩインタフェース
バスとの間に逆方向に挿入されたダイオードを備えたも
のである。
【００１０】また、前記ドライバ回路は、オープンドレ
イン接続されるＦＥＴ、または、オープンコレクタ接続
されるトランジスタからなる。
イン接続されるＦＥＴ、または、オープンコレクタ接続
されるトランジスタからなる。
【００１１】
【作用】したがって、ドライバ回路、または、レシーバ
回路をＳＣＳＩバスから切り離すことができ、ＳＣＳＩ
バスのインピーダンスの低下を防止しているので、デー
タ伝送を適切に行なうことができる。
回路をＳＣＳＩバスから切り離すことができ、ＳＣＳＩ
バスのインピーダンスの低下を防止しているので、デー
タ伝送を適切に行なうことができる。
【００１２】
【実施例】以下、添付図面を参照しながら、本発明の実
施例を詳細に説明する。
施例を詳細に説明する。
【００１３】図１は、本発明の一実施例にかかるデータ
伝送装置の要部を示したものである。このデータ伝送装
置は、ディジーチェイン型に接続されたシングルエンド
型のＳＣＳＩインタフェースバスに接続し、このＳＣＳ
Ｉインタフェースバスを介して他の装置との間でデータ
を伝送するものである。通常、ＳＣＳＩインタフェース
バスは、１８本の信号線からなるが、以下の説明では、
簡単のために、その１本の信号線について説明する。
伝送装置の要部を示したものである。このデータ伝送装
置は、ディジーチェイン型に接続されたシングルエンド
型のＳＣＳＩインタフェースバスに接続し、このＳＣＳ
Ｉインタフェースバスを介して他の装置との間でデータ
を伝送するものである。通常、ＳＣＳＩインタフェース
バスは、１８本の信号線からなるが、以下の説明では、
簡単のために、その１本の信号線について説明する。
【００１４】同図において、ＳＣＳＩインタフェースバ
スの信号線ＬＬの両端には、この信号線ＬＬの特性イン
ピーダンスである１００（Ω）よりも若干抵抗値が大き
い終端抵抗Ｒｔｍ１，Ｒｔｍ２を介して、終端電圧Ｖｔ
ｍが供給されており、また、複数のＳＣＳＩデバイスＤ
Ｖ１〜ＤＶｎが、この信号線ＬＬに接続されている。い
る。ここで、終端抵抗Ｒｔｍ１，Ｒｔｍ２の抵抗値は１
１０（Ω）であり、また、終端電圧Ｖｔｍは、２．８４
（Ｖ）である。
スの信号線ＬＬの両端には、この信号線ＬＬの特性イン
ピーダンスである１００（Ω）よりも若干抵抗値が大き
い終端抵抗Ｒｔｍ１，Ｒｔｍ２を介して、終端電圧Ｖｔ
ｍが供給されており、また、複数のＳＣＳＩデバイスＤ
Ｖ１〜ＤＶｎが、この信号線ＬＬに接続されている。い
る。ここで、終端抵抗Ｒｔｍ１，Ｒｔｍ２の抵抗値は１
１０（Ω）であり、また、終端電圧Ｖｔｍは、２．８４
（Ｖ）である。
【００１５】おのおののＳＣＳＩデバイスＤＶ１〜ＤＶ
ｎにおいて、送信データＴＤ１〜ＴＤｎを信号線ＬＬに
送出するためのドライバ回路は、オープンドレイン接続
されたＦＥＴ１１〜１ｎからなる。また、このＦＥＴ１
１〜１ｎは、そのゲートに送信データＴＤ１〜ＴＤｎが
印加され、そのソースが接地され、そのドレインはプル
アップ抵抗ＰＲ１１〜ＰＲ１ｎを介して、論理Ｈレベル
の電圧Ｖｃｃにプルアップされている。
ｎにおいて、送信データＴＤ１〜ＴＤｎを信号線ＬＬに
送出するためのドライバ回路は、オープンドレイン接続
されたＦＥＴ１１〜１ｎからなる。また、このＦＥＴ１
１〜１ｎは、そのゲートに送信データＴＤ１〜ＴＤｎが
印加され、そのソースが接地され、そのドレインはプル
アップ抵抗ＰＲ１１〜ＰＲ１ｎを介して、論理Ｈレベル
の電圧Ｖｃｃにプルアップされている。
【００１６】また、ＦＥＴ１１〜１ｎのドレインとプル
アップ抵抗ＰＲ１１〜ＰＲ１ｎとの相互接続端と、信号
線ＬＬとの間には、ダイオードＤＡ１〜ＤＡｎが逆方向
に接続されている。
アップ抵抗ＰＲ１１〜ＰＲ１ｎとの相互接続端と、信号
線ＬＬとの間には、ダイオードＤＡ１〜ＤＡｎが逆方向
に接続されている。
【００１７】また、おのおののＳＣＳＩデバイスＤＶ１
〜ＤＶｎにおいて、信号線ＬＬ上の信号を入力するため
のレシーバ回路は、２つのＦＥＴを組み合わせて構成し
たインバータＩＶ１〜ＩＶｎからなり、このインバータ
ＩＶ１〜ＩＶｎの入力端は、プルアップ抵抗ＰＲ２１〜
ＰＲ２１ｎを介して、論理Ｈレベルの電圧Ｖｃｃにプル
アップされている。
〜ＤＶｎにおいて、信号線ＬＬ上の信号を入力するため
のレシーバ回路は、２つのＦＥＴを組み合わせて構成し
たインバータＩＶ１〜ＩＶｎからなり、このインバータ
ＩＶ１〜ＩＶｎの入力端は、プルアップ抵抗ＰＲ２１〜
ＰＲ２１ｎを介して、論理Ｈレベルの電圧Ｖｃｃにプル
アップされている。
【００１８】また、インバータＩＶ１〜ＩＶｎの入力端
とプルアップ抵抗ＰＲ２１〜ＰＲ２ｎとの相互接続端
と、信号線ＬＬとの間には、ダイオードＤＢ１〜ＤＢｎ
が逆方向に接続されている。
とプルアップ抵抗ＰＲ２１〜ＰＲ２ｎとの相互接続端
と、信号線ＬＬとの間には、ダイオードＤＢ１〜ＤＢｎ
が逆方向に接続されている。
【００１９】以上の構成で、例えば、ＳＣＳＩデバイス
ＤＶ１が送信データＴＤ１を出力するとき、送信データ
ＴＤ１が論理Ｈレベルに変化すると、ＦＥＴ１１がオン
し、これにより、ＦＥＴ１１のドレインが接地レベルに
立ち下がり、ダイオードＤＡ１が順方向バイアス状態に
なるので、ダイオードＤＡ１がオンし、それにより、信
号線ＬＬに印加されている終端電圧Ｖｔｍがダイオード
ＤＡ１を介してＦＥＴ１１に流れ込み、その結果、信号
線ＬＬのレベルが伝送データの論理Ｌレベルに変化す
る。
ＤＶ１が送信データＴＤ１を出力するとき、送信データ
ＴＤ１が論理Ｈレベルに変化すると、ＦＥＴ１１がオン
し、これにより、ＦＥＴ１１のドレインが接地レベルに
立ち下がり、ダイオードＤＡ１が順方向バイアス状態に
なるので、ダイオードＤＡ１がオンし、それにより、信
号線ＬＬに印加されている終端電圧Ｖｔｍがダイオード
ＤＡ１を介してＦＥＴ１１に流れ込み、その結果、信号
線ＬＬのレベルが伝送データの論理Ｌレベルに変化す
る。
【００２０】また、送信データＴＤ１が論理Ｌレベルに
なっているときには、ＦＥＴ１１がオフしているので、
ダイオードＤＡ１が逆バイアス状態になり、ダイオード
ＤＡ１がカットオフ状態になり、その結果、信号線ＬＬ
のレベルが終端電圧Ｖｔｍの値を保持し、この場合に
は、信号線ＬＬのレベルが伝送データの論理Ｈ状態にな
る。
なっているときには、ＦＥＴ１１がオフしているので、
ダイオードＤＡ１が逆バイアス状態になり、ダイオード
ＤＡ１がカットオフ状態になり、その結果、信号線ＬＬ
のレベルが終端電圧Ｖｔｍの値を保持し、この場合に
は、信号線ＬＬのレベルが伝送データの論理Ｈ状態にな
る。
【００２１】一方、信号線ＬＬのレベルが伝送データの
論理Ｌレベルのときには、例えば、ＳＣＳＩデバイスＤ
Ｖ１のダイオードＤＢ１が順バイアス状態となってオン
し、インバータＩＶ１の入力端の電圧が低下する。そし
て、インバータＩＶ１の入力端の電圧が、所定の閾値よ
りも低下すると、インバータＩＶ１の出力信号、すなわ
ち、受信データＲＤ１が論理Ｈレベルになる。
論理Ｌレベルのときには、例えば、ＳＣＳＩデバイスＤ
Ｖ１のダイオードＤＢ１が順バイアス状態となってオン
し、インバータＩＶ１の入力端の電圧が低下する。そし
て、インバータＩＶ１の入力端の電圧が、所定の閾値よ
りも低下すると、インバータＩＶ１の出力信号、すなわ
ち、受信データＲＤ１が論理Ｈレベルになる。
【００２２】また、信号線ＬＬのレベルが伝送データの
論理Ｈレベルのときには、ダイオードＤＢ１を介して電
圧Ｖｃｃが信号線ＬＬに印加されるので、信号線ＬＬの
レベルは、この電圧ＶｃｃからダイオードＤＢ１の順方
向電圧降下分を減じた値にまで上昇し、その状態で、ダ
イオードＤＢ１はカットオフ状態となる。
論理Ｈレベルのときには、ダイオードＤＢ１を介して電
圧Ｖｃｃが信号線ＬＬに印加されるので、信号線ＬＬの
レベルは、この電圧ＶｃｃからダイオードＤＢ１の順方
向電圧降下分を減じた値にまで上昇し、その状態で、ダ
イオードＤＢ１はカットオフ状態となる。
【００２３】それにより、インバータＩＶ１の入力端の
電圧が電圧Ｖｃｃになるので、インバータＩＶ１から出
力される受信データＲＤ１が論理Ｌレベルになる。
電圧が電圧Ｖｃｃになるので、インバータＩＶ１から出
力される受信データＲＤ１が論理Ｌレベルになる。
【００２４】このようにして、信号線ＬＬを介して、Ｓ
ＣＳＩデバイスＤＶ１〜ＤＶｎの間で、データのやりと
りが行なわれる。
ＣＳＩデバイスＤＶ１〜ＤＶｎの間で、データのやりと
りが行なわれる。
【００２５】また、ダイオードＤＡ１〜ＤＡｎ，ＤＢ１
〜ＤＢｎは、図２に示すように、プリント基板ＰＣにバ
スケーブルＣＡを接続するためのコネクタＣＮの近傍に
取り付けるとよい。これにより、プリント基板ＰＣの浮
遊容量の影響を抑制することができる。
〜ＤＢｎは、図２に示すように、プリント基板ＰＣにバ
スケーブルＣＡを接続するためのコネクタＣＮの近傍に
取り付けるとよい。これにより、プリント基板ＰＣの浮
遊容量の影響を抑制することができる。
【００２６】さて、本発明者の実験によれば、本実施例
の装置を用いてデータ伝送したときに信号線ＬＬでの信
号波形を測定すると、図３のグラフＣＡのような結果が
得られた。
の装置を用いてデータ伝送したときに信号線ＬＬでの信
号波形を測定すると、図３のグラフＣＡのような結果が
得られた。
【００２７】これに対し、従来装置によるデータ伝送で
は、同図のグラフＣＢのような結果が得られた。
は、同図のグラフＣＢのような結果が得られた。
【００２８】これらのグラフＣＡとグラフＣＢを比較す
ると、レベルの立ち上がり時および立ち下がり時に、信
号レベルがそれぞれ変化するときの振幅が、グラフＣＡ
では、グラフＣＢよりも小さくなっている。したがっ
て、本実施例によれば、従来装置に比べてより安定した
データ伝送ができることがわかる。
ると、レベルの立ち上がり時および立ち下がり時に、信
号レベルがそれぞれ変化するときの振幅が、グラフＣＡ
では、グラフＣＢよりも小さくなっている。したがっ
て、本実施例によれば、従来装置に比べてより安定した
データ伝送ができることがわかる。
【００２９】また、グラフＣＢでは、高レベル時に２．
００（Ｖ）よりも低下している部分があらわれている。
この２．００（Ｖ）というのは、ＳＣＳＩインタフェー
スバスのバス上の信号レベルの論理Ｈレベルと判定する
下限の閾値であり、したがって、従来装置では、この部
分で、データ受信側がデータを誤入力することが考えら
れる。
００（Ｖ）よりも低下している部分があらわれている。
この２．００（Ｖ）というのは、ＳＣＳＩインタフェー
スバスのバス上の信号レベルの論理Ｈレベルと判定する
下限の閾値であり、したがって、従来装置では、この部
分で、データ受信側がデータを誤入力することが考えら
れる。
【００３０】これに対し、本実施例の場合には、高レベ
ル時に２．００（Ｖ）よりも低下している部分があらわ
れることなく、したがって、本実施例では、データ受信
側がデータを誤入力するような事態を回避することがで
きる。
ル時に２．００（Ｖ）よりも低下している部分があらわ
れることなく、したがって、本実施例では、データ受信
側がデータを誤入力するような事態を回避することがで
きる。
【００３１】図４は、本発明の他の実施例にかかるデー
タ伝送装置の要部を示している。なお、同図において、
図１と同一部分および相当する部分には、同一符号を付
している。
タ伝送装置の要部を示している。なお、同図において、
図１と同一部分および相当する部分には、同一符号を付
している。
【００３２】同図において、インバータＩＶ１〜ＩＶｎ
の入力端と、信号線ＬＬとの間には、抵抗ＲＲ１〜ＲＲ
ｎが直列に接続されている。また、この場合は、終端抵
抗Ｒｔｍ１，Ｒｔｍ２を介して、電圧Ｖｃｃが信号線Ｌ
Ｌに印加されている。
の入力端と、信号線ＬＬとの間には、抵抗ＲＲ１〜ＲＲ
ｎが直列に接続されている。また、この場合は、終端抵
抗Ｒｔｍ１，Ｒｔｍ２を介して、電圧Ｖｃｃが信号線Ｌ
Ｌに印加されている。
【００３３】この実施例に関する本発明者の実験によれ
ば、図５に示したような結果が得られた。同図のグラフ
ＣＣは、抵抗ＲＲ１〜ＲＲｎの値を４７０（Ω）に設定
した場合を示し、グラフＣＤは、抵抗ＲＲ１〜ＲＲｎの
値を１００（Ω）に設定した場合を示し、グラフＣＥ
は、抵抗ＲＲ１〜ＲＲｎの値を０（Ω）に設定した場合
を示している。
ば、図５に示したような結果が得られた。同図のグラフ
ＣＣは、抵抗ＲＲ１〜ＲＲｎの値を４７０（Ω）に設定
した場合を示し、グラフＣＤは、抵抗ＲＲ１〜ＲＲｎの
値を１００（Ω）に設定した場合を示し、グラフＣＥ
は、抵抗ＲＲ１〜ＲＲｎの値を０（Ω）に設定した場合
を示している。
【００３４】信号レベルの変動幅は、グラフＣＥ、グラ
フＣＤ、グラフＣＣの順に小さく、また、グラフＣＤお
よびグラフＣＣでは、高レベル時に２．００（Ｖ）より
も低下している部分があらわれていない。
フＣＤ、グラフＣＣの順に小さく、また、グラフＣＤお
よびグラフＣＣでは、高レベル時に２．００（Ｖ）より
も低下している部分があらわれていない。
【００３５】この結果から、抵抗ＲＲ１〜ＲＲｎの値
は、信号線ＬＬの特性インピーダンス以上の値に設定す
るとよいことが、わかった。
は、信号線ＬＬの特性インピーダンス以上の値に設定す
るとよいことが、わかった。
【００３６】なお、上述した実施例では、ドライバ回路
およびレシーバ回路をＦＥＴを用いて構成しているが、
このドライバ回路およびレシーバ回路をトランジスタを
用いて構成することもできる。
およびレシーバ回路をＦＥＴを用いて構成しているが、
このドライバ回路およびレシーバ回路をトランジスタを
用いて構成することもできる。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
ドライバ回路、または、レシーバ回路をＳＣＳＩバスか
ら切り離すことができ、ＳＣＳＩバスのインピーダンス
の低下を防止しているので、データ伝送を適切に行なう
ことができるという効果を得る。
ドライバ回路、または、レシーバ回路をＳＣＳＩバスか
ら切り離すことができ、ＳＣＳＩバスのインピーダンス
の低下を防止しているので、データ伝送を適切に行なう
ことができるという効果を得る。
【図１】本発明の一実施例にかかるデータ伝送装置の要
部を示した回路図。
部を示した回路図。
【図２】ダイオードの取り付け位置を説明するための概
略部分斜視図。
略部分斜視図。
【図３】図１の実施例の効果を説明するためのグラフ
図。
図。
【図４】本発明の他の実施例にかかるデータ伝送装置の
要部を示した回路図。
要部を示した回路図。
【図５】図４の実施例の動作を説明するためのグラフ
図。
図。
１１〜１ｎ ＦＥＴ ＤＡ１〜ＤＡｎ，ＤＢ１〜ＤＢｎ ダイオード ＲＲ１〜ＲＲｎ 抵抗 ＰＲ１１〜ＰＲ１ｎ，ＰＲ２１〜ＰＲ２ｎ プルアップ
抵抗 ＩＶ１〜ＩＶｎ インバータ
抵抗 ＩＶ１〜ＩＶｎ インバータ
Claims (5)
- 【請求項１】 ディジーチェイン型に接続されたシング
ルエンド型のＳＣＳＩインタフェースバスに接続し、こ
のＳＣＳＩインタフェースバスを介して他の装置との間
でデータを伝送するデータ伝送装置において、送信デー
タをＳＣＳＩインタフェースバスに送出するドライバ回
路と、ＳＣＳＩインタフェースバスからのデータを受信
して入力するレシーバ回路と、上記ドライバ回路の出力
信号を論理Ｈレベルにプルアップする第１のプルアップ
抵抗と、上記レシーバ回路の入力信号を論理Ｈレベルに
プルアップする第２のプルアップ抵抗と、上記第１のプ
ルアップ抵抗とＳＣＳＩインタフェースバスとの間に逆
方向に挿入された第１のダイオードと、上記第２のプル
アップ抵抗とＳＣＳＩインタフェースバスとの間に逆方
向に挿入された第２のダイオードを備えたことを特徴と
するデータ伝送装置。 - 【請求項２】 ディジーチェイン型に接続されたシング
ルエンド型のＳＣＳＩインタフェースバスに接続し、こ
のＳＣＳＩインタフェースバスを介して他の装置との間
でデータを伝送するデータ伝送装置において、送信デー
タをＳＣＳＩインタフェースバスに送出するドライバ回
路と、ＳＣＳＩインタフェースバスからのデータを受信
して入力するレシーバ回路と、上記ドライバ回路の出力
信号を論理Ｈレベルにプルアップするプルアップ抵抗
と、このプルアップ抵抗とＳＣＳＩインタフェースバス
との間に逆方向に挿入されたダイオードと、上記レシー
バ回路とＳＣＳＩインタフェースバスとの間に挿入され
た伝送線路の特性インピーダンスよりも大きい抵抗値の
抵抗を備えたことを特徴とするデータ伝送装置。 - 【請求項３】 ディジーチェイン型に接続されたシング
ルエンド型のＳＣＳＩインタフェースバスに接続し、こ
のＳＣＳＩインタフェースバスを介して他の装置との間
でデータを伝送するデータ伝送装置において、送信デー
タをＳＣＳＩインタフェースバスに送出するドライバ回
路と、ＳＣＳＩインタフェースバスからのデータを受信
して入力するレシーバ回路と、上記ドライバ回路の出力
信号を論理Ｈレベルにプルアップするプルアップ抵抗
と、上記プルアップ抵抗とＳＣＳＩインタフェースバス
との間に逆方向に挿入されたダイオードを備えたことを
特徴とするデータ伝送装置。 - 【請求項４】 前記ドライバ回路は、オープンドレイン
接続されるＦＥＴからなることを特徴とする請求項１ま
たは請求項２または請求項３記載のデータ伝送装置。 - 【請求項５】 前記ドライバ回路は、オープンコレクタ
接続されるトランジスタからなることを特徴とする請求
項１または請求項２または請求項３記載のデータ伝送装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237626A JPH0667772A (ja) | 1992-08-14 | 1992-08-14 | データ伝送装置 |
| US08/105,069 US5646552A (en) | 1992-08-14 | 1993-08-12 | Data transmission device used together with system interface having improved data transmission performance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237626A JPH0667772A (ja) | 1992-08-14 | 1992-08-14 | データ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667772A true JPH0667772A (ja) | 1994-03-11 |
Family
ID=17018112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4237626A Pending JPH0667772A (ja) | 1992-08-14 | 1992-08-14 | データ伝送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5646552A (ja) |
| JP (1) | JPH0667772A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103731131A (zh) * | 2012-10-15 | 2014-04-16 | 成都众易通科技有限公司 | 网络连接状态管脚电路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323756B1 (en) * | 1997-09-02 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Data transmitter |
| US6400179B1 (en) * | 2001-01-25 | 2002-06-04 | Dell Products L.P. | Method for termination of signal lines with discrete biased diodes |
| JP3587814B2 (ja) * | 2001-11-28 | 2004-11-10 | ローム株式会社 | データ伝送システム及びケーブル |
| US7288962B2 (en) * | 2006-02-08 | 2007-10-30 | Kyocera Wireless Corp. | Level shifting multiplexing circuit for connecting a two conductor full duplex bus to a bidirectional single conductor bus |
| DE102015201572A1 (de) * | 2015-01-29 | 2016-08-04 | Brose Fahrzeugteile Gmbh & Co. Kg, Hallstadt | Steuervorrichtung für ein Mehrspannungsbordnetz |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200617A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Micro Comput Eng Ltd | 入出力バツフア回路 |
| JPS63240124A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体集積回路装置 |
| US4987319A (en) * | 1988-09-08 | 1991-01-22 | Kawasaki Steel Corporation | Programmable input/output circuit and programmable logic device |
| US5136187A (en) * | 1991-04-26 | 1992-08-04 | International Business Machines Corporation | Temperature compensated communications bus terminator |
| DE4133764C1 (ja) * | 1991-10-11 | 1993-02-18 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| JP3025118B2 (ja) * | 1992-10-26 | 2000-03-27 | 株式会社日立製作所 | 半導体集積回路装置と情報処理システム |
-
1992
- 1992-08-14 JP JP4237626A patent/JPH0667772A/ja active Pending
-
1993
- 1993-08-12 US US08/105,069 patent/US5646552A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103731131A (zh) * | 2012-10-15 | 2014-04-16 | 成都众易通科技有限公司 | 网络连接状态管脚电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5646552A (en) | 1997-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3585399A (en) | A two impedance branch termination network for interconnecting two systems for bidirectional transmission | |
| EP0475711B1 (en) | System for transferring data between IC chips | |
| US5594370A (en) | High performance backplane driver circuit | |
| US5740201A (en) | Dual differential and binary data transmission arrangement | |
| US5294845A (en) | Data processor having an output terminal with selectable output impedances | |
| US6130563A (en) | Output driver circuit for high speed digital signal transmission | |
| JP2882266B2 (ja) | 信号伝送装置及び回路ブロック | |
| KR100272671B1 (ko) | 데이터 트랜시버 및 그것을 갖는 버스 인터페이스 | |
| US5936429A (en) | Interface circuit and method for transmitting binary logic signals with reduced power dissipation | |
| US5790526A (en) | Bi-directional signal transmission system and adapter for such a system | |
| US5486782A (en) | Transmission line output driver | |
| US4994690A (en) | Split level bus | |
| US7383373B1 (en) | Deriving corresponding signals | |
| US5430396A (en) | Backplane bus for differential signals | |
| JPS62160819A (ja) | ドライバ回路 | |
| US5455523A (en) | Method and apparatus for non-linear transmission line termination | |
| JPH0667772A (ja) | データ伝送装置 | |
| JP3498843B2 (ja) | データ伝送装置 | |
| JP3498944B2 (ja) | ケーブル検出機能付き入力バッファ回路 | |
| US5142168A (en) | Emitter-coupled logic balanced signal transmission circuit | |
| US4596940A (en) | Three state differential ECL bus driver | |
| US5025181A (en) | Apparatus for generating digital gating signals in response to a digital data signal | |
| US6046605A (en) | Bidirectional asynchronous open collector buffer | |
| US6154066A (en) | Apparatus and method for interfacing integrated circuits having incompatible I/O signal levels | |
| US4785467A (en) | Transmission system employing high impedance detection for carrier detection |