JP3498843B2 - データ伝送装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、伝送線路を介してドライバからレシーバに
データを伝送するデータ伝送装置に関する。

背景技術 図１１は、従来のデータ伝送装置２００の構成を示
す。データ伝送装置２００は、データを送信するドライ
バ２１０と、ドライバ２１０によって送信されたデータ
を受信するレシーバ２２０と、ドライバ２１０とレシー
バ２２０とを接続する伝送線路２３０とを含む。データ
は、伝送線路２３０を介してドライバ２１０からレシー
バ２２０に伝送される。

ドライバ２１０は、データを伝送線路２３０に出力す
る出力バッファ２１２を有している。出力バッファ２１
２はパッド２１４を介して伝送線路２３０に接続されて
いる。

レシーバ２２０は、データを伝送線路２３０から受け
取る入力バッファ２２２を有している。入力バッファ２
２２の一方の入力は、パッド２２４およびスタブ抵抗２
３２を介して伝送線路２３０に接続されている。

終端抵抗２４０の一端は、伝送線路２３０のレシーバ
２２０の側の端部に接続されている。終端抵抗２４０の
他端は、終端電位Ｖ_termに接続されている。

伝送線路２３０上のデータの振幅は、終端抵抗２４０
の抵抗値とドライバ２１０の出力インピーダンスとによ
って決定される。従って、終端抵抗２４０の抵抗値とド
ライバ２１０の出力インピーダンスとを適切に設計する
ことにより、伝送線路２３０上のデータの振幅を十分に
小さい振幅に制限することができる。

終端抵抗２４０の抵抗値は、通常、伝送線路２３０の
特性インピーダンスＺに実質的に等しくなるように決定
される。これにより、ドライバ２１０から伝送されたデ
ータが伝送線路２３０のレシーバ２２０側の端部で反射
することが防止される。

しかし、このような終端抵抗２４０を用いて伝送線路
２３０を終端すると、伝送線路２３０上のデータが遷移
しないにもかかわらず電力が消費されるという問題点が
あった。これは、データがハイレベルに保持されている
場合には、終端電位Ｖ_termから終端抵抗２４０を介して
ドライバ２１０に直流電流（Ｉ_sink）が流れ、データが
ローレベルに保持されている場合には、ドライバ２１０
から終端抵抗２４０を介して終端電位Ｖ_termに直流電流
（Ｉ_source）が流れるからである。

また、データが遷移する場合にも、終端抵抗２４０を
介して直流電流が流れるため、伝送線路２３０の電位と
終端電位Ｖ_termとの電位差が大きくなるにつれて、伝送
線路２３０の電位の遷移を示す波形の傾きがなまってく
る（図１２参照）。このため、スキューが発生しやすく
なる。

さらに、ドライバ２１０がハイレベルのデータを出力
する場合のドライバ２１０の出力インピーダンスとドラ
イバ２１０がローレベルのデータを出力する場合のドラ
イバ２１０の出力インピーダンスとは必ずしも一致しな
い。これらが一致しない場合には、ドライバ２１０から
終端電位Ｖ_termに流れる直流電流（Ｉ_source）の絶対値
と終端電位Ｖ_termからドライバ２１０に流れる直流電流
（Ｉ_sink）の絶対値とは同一とはならない。従って、ド
ライバ２１０がハイレベルのデータを出力した場合の終
端電位Ｖ_termからの伝送線路２３０の電位の振幅値とド
ライバ２１０がローレベルのデータを出力した場合の終
端電位Ｖ_termからの伝送線路２３０の電位の振幅値とが
異なってしまう。

このことは、終端電位Ｖ_termが、ハイレベルのデータ
に対応する電位（Ｈｉ電位）とローレベルのデータに対
応する電位（Ｌｏ電位）との中央値からシフトすること
を意味する。例えば、図１２に示される例では、終端電
位Ｖ_termは１．１Ｖであり、Ｈｉ電位は１．５Ｖであ
り、Ｌｏ電位は０．８Ｖである。

レシーバ２２０は、終端電位Ｖ_termを基準電位として
用いて伝送線路２３０上のデータがハイレベルかローレ
ベルかを判定する。従って、終端電位Ｖ_termがＨｉ電位
とＬｏ電位との中央値からシフトしている場合には、デ
ータがローレベルからハイレベルに遷移する時間とデー
タがハイレベルからローレベルに遷移する時間とが異な
ることとなる。このことは、レシーバ２２０が伝送線路
２３０上のデータを所定のクロック信号に同期してラッ
チする場合にスキューが発生する原因となる。

本発明は、消費される電力を低減するデータ伝送装置
を提供することを目的とする。

また、本発明は、スキューが発生することを抑制する
データ伝送装置を提供することを目的とする。

発明の開示 本発明のデータ伝送装置は、データを送信するドライ
バと、前記ドライバによって送信されたデータを受信す
るレシーバと、前記ドライバと前記レシーバとを接続す
る伝送線路と、可変に制御可能なインピーダンス値を有
する可変インピーダンス素子とを備えており、前記可変
インピーダンス素子は、前記伝送線路に接続されてい
る。

本発明によれば、可変インピーダンス素子のインピー
ダンス値を制御することにより、消費電力の低減とスキ
ューの発生防止とを最適化することができる。

例えば、データ伝送装置が低速で動作している場合に
は、スキューは発生しにくい。従って、この場合には、
可変インピーダンス素子のインピーダンス値が高くなる
ように可変インピーダンス素子のインピーダンス値が制
御される。これにより、伝送線路を流れる直流電流を抑
えることができる。その結果、データ伝送装置によって
消費される電力を低減することができる。データ伝送装
置が高速で動作している場合には、スキューが発生しや
すい。従って、この場合には、可変インピーダンス素子
のインピーダンス値が伝送線路のインピーダンス値に一
致するように可変インピーダンス素子のインピーダンス
値が制御される。これにより、伝送線路の端部でのデー
タの反射を抑えることができる。その結果、スキューの
発生が抑制される。

前記可変インピーダンス素子の前記インピーダンス値
は、前記伝送線路の電位に応じて変化してもよい。

例えば、伝送線路の電位と終端電位との電位差が所定
の値より小さい場合には可変インピーダンス素子のイン
ピーダンス値が高くなるように、可変インピーダンス素
子のインピーダンス値を制御してもよい。これにより、
データがローレベルからハイレベルに（またはハイレベ
ルからローレベルに）高速に遷移することが可能にな
る。さらに、伝送線路の電位と終端電位との電位差が所
定の値より大きい場合には可変インピーダンス素子のイ
ンピーダンス値が低くなるように、可変インピーダンス
素子のインピーダンス値を制御してもよい。これによ
り、データの振幅が制限されるとともに、データの反射
も抑えられる。

前記可変インピーダンス素子の前記インピーダンス値
は、前記可変インピーダンス素子の外部から入力される
制御信号に応じて変化してもよい。

例えば、データを高速に伝送する場合には、可変イン
ピーダンス素子のインピーダンス値を低く設定すること
を要求する制御信号が可変インピーダンス素子に入力さ
れる。可変インピーダンス素子は、制御信号に応答して
インピーダンス値を低くする。これにより、伝送線路の
端部でのデータの反射を抑えることができる。その結
果、スキュー発生が抑制される。また、データ伝送の待
機時やデータを低速に伝送する場合には、可変インピー
ダンス素子のインピーダンス値を高く設定することを要
求する制御信号が可変インピーダンス素子に入力され
る。可変インピーダンス素子は、制御信号に応答してイ
ンピーダンス値を高くする。これにより、伝送線路を流
れる直流電流を抑えることができる。その結果、データ
伝送装置によって消費される電力を低減することができ
る。

前記可変インピーダンス素子の前記インピーダンス値
と前記ドライバの出力インピーダンスとは、相互に関連
するように変化してもよい。特に、前記ドライバの前記
出力インピーダンスは、前記可変インピーダンス素子の
前記インピーダンス値に応じて変化してもよい。

例えば、データ伝送の待機時やデータを低速で伝送す
る場合には、可変インピーダンス素子のインピーダンス
は高く設定される。ドライバの出力インピーダンスは、
可変インピーダンス素子のインピーダンスが高く設定さ
れたことに応答して高く設定される。これにより、ハイ
レベルのデータに対応するＨｉ電位のレベルとローレベ
ルのデータに対応するＬｏ電位のレベルとを可変インピ
ーダンス素子のインピーダンス値を低く設定した場合と
実質的に同一の値とすることができる。これにより、伝
送されたデータがハイレベルかローレベルかをレシーバ
が判定することが容易になる。

前記可変インピーダンス素子は、並列に接続された第
１ダイオードと第２ダイオードとを含んでいてもよい。
前記第１ダイオードを流れる電流の方向は前記第２ダイ
オードを流れる電流の方向の逆である。

この可変インピーダンス素子によれば、第１ダイオー
ドと第２ダイオードのいずれか一方が順方向にバイアス
されるまでは可変インピーダンス素子のインピーダンス
値が非常に高く、第１ダイオードと第２ダイオードのい
ずれか一方が順方向にバイアスされると可変インピーダ
ンス素子のインピーダンス値が非常に低くなる。

伝送線路の電位が第１ダイオードおよび第２ダイオー
ドによってクランプされるため、伝送線路の電位は、終
端電位Ｖ_termを中心として、電位（Ｖ_term＋Ｖ_f）と電
位（Ｖ_term−Ｖ_f）との間で遷移する。ここで、Ｖ_term
は終端電位を示し、Ｖ_fは第１ダイオードおよび第２ダ
イオードの順方向電圧を示す。これにより、データがロ
ーレベルからハイレベルに遷移する時間とデータがハイ
レベルからローレベルに遷移する時間とが実質的に等し
くなる。その結果、スキューが発生しにくくなる。

また、データが遷移する期間は、可変インピーダンス
素子のインピーダンス値が高く設定される。このため、
データが遷移する期間にドライバにかかる駆動負荷は、
伝送線路の容量のみである。従って、データは一定の速
度で高速に遷移する。このことも、スキューの発生を抑
制するのに役立つ。

前記可変インピーダンス素子は、並列に接続された前
記第１ダイオードと前記第２ダイオードとに直列に接続
された抵抗をさらに含んでいてもよい。

抵抗の抵抗値を調整することにより、第１ダイオード
または第２ダイオードが順方向にバイアスされた場合の
インピーダンス値を調整することができる。

前記抵抗の抵抗値は、前記伝送線路の特性インピーダ
ンスに実質的に等しくなるように設定されており、前記
第１ダイオードおよび前記第２ダイオードの順方向電圧
は、前記ドライバが前記伝送線路に前記データを出力し
た場合における所定の終端電位からの前記伝送線路の電
位の振幅値に実質的に等しくなるように設定されていて
もよい。

このように、抵抗の抵抗値と第１ダイオードおよび第
２ダイオードの順方向電圧とを設定することにより、第
１ダイオードまたは第２ダイオードのいずれかが順方向
にバイアスされた状態における可変インピーダンス素子
のインピーダンス値が伝送線路の特性インピーダンスに
実質的に等しくなる。これにより、データの反射を効果
的に抑えることができる。また、第１ダイオードまたは
第２ダイオードのいずれかが順方向にバイアスされた状
態でも、終端電位からの伝送線路の電位の振幅値は、第
１ダイオードおよび第２ダイオードの順方向電圧に実質
的に一致する。これにより、データがローレベルからハ
イレベルに遷移する時間とデータがハイレベルからロー
レベルに遷移する時間とが実質的に等しくなる。その結
果、スキューが発生しにくくなる。

本発明の他のデータ伝送装置は、データを送信するド
ライバと、前記ドライバによって送信されたデータを受
信するレシーバと、前記ドライバと前記レシーバとを接
続する第１伝送線路および第２伝送線路と、可変に制御
可能な第１インピーダンス値を有する第１可変インピー
ダンス素子と、可変に制御可能な第２インピーダンス値
を有する第２可変インピーダンス素子とを備えており、
前記第１可変インピーダンス素子は、前記第１伝送線路
に接続されており、前記第２可変インピーダンス素子
は、前記第２伝送線路に接続されている。

本発明によれば、第１可変インピーダンス素子のイン
ピーダンス値と第２可変インピーダンス素子のインピー
ダンス値とを制御することにより、消費電力の低減とス
キューの発生防止とを最適化することができる。

前記第１可変インピーダンス素子は、第１ダイオード
と第２ダイオードとを含み、前記第１ダイオードのアノ
ードは、所定の第１電位に接続されており、前記第１ダ
イオードのカソードは、前記第１伝送線路に接続されて
おり、前記第２ダイオードのアノードは、前記第１伝送
線路に接続されており、前記第２ダイオードのカソード
は、前記所定の第１電位より低い所定の第２電位に接続
されており、前記第１ダイオードの順方向電圧と前記第
２ダイオードの順方向電圧との和は、前記所定の第１電
位と前記所定の第２電位との間の電位差より大きく、前
記第２可変インピーダンス素子は、第３ダイオードと第
４ダイオードとを含み、前記第３ダイオードのアノード
は、所定の第３電位に接続されており、前記第３ダイオ
ードのカソードは、前記第２伝送線路に接続されてお
り、前記第４ダイオードのアノードは、前記第２伝送線
路に接続されており、前記第４ダイオードのカソード
は、前記所定の第３電位より低い所定の第４電位に接続
されており、前記第３ダイオードの順方向電圧と前記第
４ダイオードの順方向電圧との和は、前記所定の第３電
位と前記所定の第４電位との間の電位差より大きくても
よい。

第１可変インピーダンス素子を上述のように構成する
と、伝送線路の電位が電位（Ｖ_term1−Ｖ_f）と電位（Ｖ
_SS＋Ｖ_f）との間にある場合には、伝送線路は、電位Ｖ
_term1または電位Ｖ_SSに非常に高いインピーダンス値を
有する素子を介して接続されることとなる。ここで、Ｖ
_term1は第１電位を示し、Ｖ_SSは第２電位を示し、Ｖ_fは
第１ダイオードおよび第２ダイオードの順方向電圧を示
す。これにより、データは高速に遷移する。

また、伝送線路の電位が電位（Ｖ_term1−Ｖ_f）より低
くなるか、または、電位（Ｖ_SS＋Ｖ_f）より高くなった
場合には、第１ダイオードまたは第２ダイオードが順方
向にバイアスされることにより、伝送線路は、電位Ｖ
_term1または電位Ｖ_SSに非常に低いインピーダンス値を
有する素子を介して接続されることとなる。これによ
り、ハイレベルのデータに対応するＨｉ電位とローレベ
ルのデータに対応するＬｏ電位とが、それぞれ、電位
（Ｖ_term1−Ｖ_f）と電位（Ｖ_SS＋Ｖ_f）の付近にクラン
プされる。これにより、データの振幅が制限される。

第２可変インピーダンス素子についても同様である。

このように、データが高速に遷移するとともに、デー
タの振幅が制限される。その結果、スキューが発生しに
くい高速なデータ伝送が可能となる。

図面の簡単な説明 図１は、本発明の実施の形態１のデータ伝送装置１ａ
の構成を示す図である。

図２は、図１に示される伝送線路３０の電位の遷移を
示す図である。

図３は、ドライバ１０の出力インピーダンスと可変イ
ンピーダンス素子４０のインピーダンス値の経時的変化
を示す図である。

図４Ａは、本発明の実施の形態１のデータ伝送装置１
ｂの構成を示す図である。

図４Ｂは、本発明の実施の形態１のデータ伝送装置１
ｃの構成を示す図である。

図５Ａは、図４Ａに示される可変インピーダンス素子
４２の構成を示す図である。

図５Ｂは、図４Ｂに示される可変インピーダンス素子
４４の構成を示す図である。

図６は、ドライバ１０の出力バッファ１２ａの構成を
示す図である。

図７Ａは、可変インピーダンス素子４６の構成を示す
図である。

図７Ｂは、可変インピーダンス素子４８の構成を示す
図である。

図８Ａは、本発明の実施の形態２のデータ伝送装置２
ａの構成を示す図である。

図８Ｂは、ダイオード１８１〜１８４のインピーダン
ス特性を示す図である。

図９は、本発明の実施の形態２のデータ伝送装置２ｂ
の構成を示す図である。

図１０は、本発明の他の実施形態のデータ伝送装置の
構成を示す図である。

図１１は、従来のデータ伝送装置２００の構成を示す
図である。

図１２は、図１１に示される伝送線路２３０の電位の
遷移を示す図である。

発明を実施するための最良の形態 以下、図面を参照して本発明の実施の形態を説明す
る。

（実施の形態１） 図１は、本発明の実施の形態１のデータ伝送装置１ａ
の構成を示す。データ伝送装置１ａは、データを送信す
るドライバ１０と、ドライバ１０によって送信されたデ
ータを受信するレシーバ２０と、ドライバ１０とレシー
バ２０とを接続する伝送線路３０とを含む。データは、
伝送線路３０を介してドライバ１０からレシーバ３０に
伝送される。ドライバ１０およびレシーバ２０のそれぞ
れは、例えば、半導体集積回路である。

データ伝送装置１ａは、伝送線路３０の電位に応じて
インピーダンス値が自動的に変化する可変インピーダン
ス素子４０をさらに含む。可変インピーダンス素子４０
の一端は、伝送線路３０のレシーバ２０側の端部に接続
されている。可変インピーダンス素子４０の他端は、終
端電位Ｖ_termに接続されている。

ドライバ１０は、伝送線路３０にデータを出力する出
力バッファ１２を有している。出力バッファ１２は、パ
ッド１４を介して伝送線路３０に接続されている。

図１に示される例では、出力バッファ１２は、プッシ
ュプルタイプのバッファである。出力バッファ１２は、
ＰＭＯＳトランジスタ７１ｐとＮＭＯＳトランジスタ７
１ｎとを含む。トランジスタ７１ｐ、７１ｎのゲートに
は、ＮＡＮＤ素子７３、ＮＯＲ素子７４およびオペアン
プ７５、７６によって決定される所定の論理が入力され
る。オペアンプ７５には、伝送線路３０の電位と基準電
位ＶＲ₁とが入力される。オペアンプ７６には、伝送線
路３０の電位と基準電位ＶＲ₂とが入力される。

初期状態では、トランジスタ７１ｐがオフであり、か
つ、トランジスタ７１ｎがオフである。この初期状態に
おいて、値“１”を有するデータＤａｔａが出力バッフ
ァ１２に入力されると、トランジスタ７１ｐがオンにな
る。トランジスタ７１ｎはオフのままである。その結
果、伝送線路３０の電位は、所定の電位Ｖ_CCQに近づく
ように上昇する。その後、伝送線路３０の電位が基準電
位ＶＲ₁を越えると、トランジスタ７１ｐがオフにな
る。トランジスタ７１ｎはオフのままである。伝送線路
３０の電位が基準電位ＶＲ₁を超えると、オペアンプ７
５の出力がローレベルとなり、その結果、トランジスタ
７１ｐのゲートがハイレベルとなるからである。

初期状態では、トランジスタ７１ｐがオフであり、か
つ、トランジスタ７１ｎがオフである。この初期状態に
おいて、値“０”を有するデータＤａｔａが出力バッフ
ァ１２に入力されると、トランジスタ７１ｎはオンにな
る。トランジスタ７１ｐはオフのままである。その結
果、伝送線路３０の電位は、所定の電位Ｖ_SSQに近づく
ように下降する。その後、伝送線路３０の電位が基準電
位ＶＲ₂を下回ると、トランジスタ７１ｎがオフにな
る。トランジスタ７１ｐはオフのままである。伝送線路
３０の電位が基準電位ＶＲ₂を下回ると、オペアンプ７
６の出力がハイレベルとなり、その結果、トランジスタ
７１ｎのゲートがローレベルとなるからである。

このように、ドライバ１０の出力バッファ１２は、伝
送線路３０の電位が基準電位ＶＲ₁を越えるとトランジ
スタ７１ｐをオフにし、伝送線路３０の電位が基準電位
ＶＲ₂を下回るとトランジスタ７１ｎをオフにするよう
に動作する。

レシーバ２０は、伝送線路３０からデータを受け取る
入力バッファ２２を有している。入力バッファ２２は、
例えば、２入力のオペアンプである。

入力バッファ２２の一方の入力は、パッド２４、スタ
ブ抵抗３２および抵抗３１を介して伝送線路３０に接続
されている。入力バッファ２２の他方の入力は、終端電
位Ｖ_termに接続されている。終端電位Ｖ_termは、例え
ば、１．１Ｖである。

入力バッファ２２は、終端電位Ｖ_termを基準電位とし
て用いて、伝送線路３０上のデータがハイレベルである
かローレベルであるかを判定する。このようにして、入
力バッファ２２は、出力バッファ１２から送信されたデ
ータを受信する。

なお、終端電位Ｖ_termの電位と同一の電位を有するノ
ードを終端電位Ｖ_termとは独立に設けるようにしてもよ
い。この場合、入力バッファ２２は、このノードの電位
を基準電位として用いて、伝送線路３０上のデータがハ
イレベルであるかローレベルであるかを判定することが
できる。これにより、入力バッファ２２が終端電位Ｖ
_termのノイズの影響を受けないようにすることができ
る。

可変インピーダンス素子４０は、並列に接続されたダ
イオード８１とダイオード８２とを含む。ダイオード８
１を流れる電流の方向（順方向）は、ダイオード８２を
流れる電流の方向（順方向）の逆である。

伝送線路３０の電位が終端電位Ｖ_termの近傍にある場
合には、ダイオード８１、８２は順方向にバイアスされ
ない。従って、伝送線路３０の電位が終端電位Ｖ_termの
近傍にある場合には、可変インピーダンス素子４０のイ
ンピーダンス値が非常に高くなる。

ダイオード８２は、出力バッファ１２がハイレベルの
データを伝送線路３０に出力したことにより伝送線路３
０の電位が（Ｖ_term＋Ｖ_f）まで上昇すると順方向にバ
イアスされる。その結果、可変インピーダンス素子４０
のインピーダンス値が非常に低くなる。ここで、Ｖ_fは
ダイオード８１，８２の順方向電圧である。

ダイオード８１は、出力バッファ１２がローレベルの
データを伝送線路３０に出力したことにより伝送線路３
０の電位が（Ｖ_term−Ｖ_f）まで下降すると順方向にバ
イアスされる。その結果、可変インピーダンス素子４０
のインピーダンス値が非常に低くなる。

図２は、ハイレベルのデータとローレベルのデータと
がドライバ１０から交互に出力される場合における、伝
送線路３０の電位の遷移を示す。

ドライバ１０から伝送されたデータが遷移状態にある
場合には、伝送線路３０の電位はハイレベルからローレ
ベルに（あるいは、ローレベルからハイレベルに）一定
の速度で高速に遷移する。これは、伝送線路３０の電位
が終端電位Ｖ_termの近傍にある場合には、可変インピー
ダンス素子４０のインピーダンス値が高い値に設定され
るため、ドライバ１０の出力バッファ１２には伝送線路
３０の容量に相当する負荷しかかからないからである。

一方、データの遷移がある程度完了し、伝送線路３０
の電位と終端電位Ｖ_termの電位との電位差が大きくなる
と、インピーダンス素子４０のインピーダンス値が低く
なる。これは、伝送線路３０の電位が（Ｖ_term＋Ｖ_f）
まで上昇するとインピーダンス素子４０のダイオード８
２が順方向にバイアスされ、伝送線路３０の電位が（Ｖ
_term−Ｖ_f）まで下降するとインピーダンス素子４０の
ダイオード８１が順方向にバイアスされるからである。
これにより、ドライバ１０から伝送されるデータの振幅
の上限は、電位（Ｖ_term＋Ｖ_f）にクランプされ、その
データの振幅の下限は、電位（Ｖ_term−Ｖ_f）にクラン
プされる。このように、ドライバ１０から伝送されるデ
ータの振幅は所定の範囲（Ｖ_term−Ｖ_f〜Ｖ_term＋Ｖ_f）
に制限される。その結果、小振幅なデータを伝送するこ
とが可能となる。

例えば、ダイオード８１、８２がショットキーダイオ
ードである場合には、順方向電圧Ｖ_fは０．４Ｖ程度で
ある。従って、伝送線路３０上のデータの電位は、１．
１Ｖの終端電位Ｖ_termを中央値として１．５Ｖと０．７
Ｖとの間でスイングすることとなる。

データの遷移が完了した状態では、伝送線路３０の電
位と基準電位としての終端電位Ｖ_termとの電位差は、ド
ライバ１０の出力インピーダンスにかかわらず、可変イ
ンピーダンス素子４０のダイオード８１、８２の順方向
電圧Ｖ_fに実質的に等しい。これにより、伝送線路３０
の電位と終端電位Ｖ_termとの電位差を十分に確保するこ
とができる。その結果、レシーバ２０における論理判定
を確実に行うことができる。

なお、可変インピーダンス素子４０と伝送線路３０と
の間に直列に接続された抵抗３１は、ダイオード８１、
８２が順方向にバイアスされた場合に終端電位Ｖ_termと
ドライバ１０との間に流れる電流を制限するために使用
される。

さらに、ドライバ１０の出力バッファ１２の基準電位
ＶＲ₁、ＶＲ₂を電位（Ｖ_term＋Ｖ_f）、電位（Ｖ_term−
Ｖ_f）の付近にそれぞれ設定することにより、終端電位
Ｖ_termとドライバ１０との間に流れる直流電流をカット
することができる。伝送線路３０の電位が電位（Ｖ_term
＋Ｖ_f）または電位（Ｖ_term−Ｖ_f）になれば出力バッフ
ァ１２のトランジスタ７１ｐ、７１ｎがオフとなりドラ
イバ１０の出力インピーダンスが非常に高くなるからで
ある。この場合、伝送線路３０の電位は、ダイオード８
１、８２の容量と伝送線路３０自身の容量とにより、電
位（Ｖ_term＋Ｖ_f）または電位（Ｖ_term−Ｖ_f）に保たれ
る。従って、レシーバ２０における論理判定に必要な電
位差は、引き続き維持される。

図３は、ドライバ１０の出力インピーダンスと可変イ
ンピーダンス素子４０のインピーダンス値の経時的変化
を示す。図３に示される例では、ドライバ１０の出力イ
ンピーダンスと可変インピーダンス素子４０のインピー
ダンス値とは、それぞれ、２つの値のうちの一方をとる
と仮定する。図３では、その２つの値のうち高い方の値
を「Ｈ」と表し、低い方の値を「Ｌ」と表す。

伝送線路３０上のデータが遷移しない場合には、ドラ
イバ１０の出力インピーダンスと可変インピーダンス素
子４０のインピーダンス値とはともに「Ｈ」に設定され
る（期間Ｔ₁）。これにより、ドライバ１０と可変イン
ピーダンス素子４０との間に流れる直流電流をカットす
ることができる。

伝送線路３０上のデータがローレベルからハイレベル
に遷移する場合には、ドライバ１０の出力インピーダン
スが「Ｌ」に設定される（期間Ｔ₂）。これにより、伝
送線路３０の電位が高速に遷移する。

その後、伝送線路３０の電位が、電位（Ｖ_term＋
Ｖ_f）まで上昇するか、または、電位（Ｖ_term−Ｖ_f）ま
で下降すると、可変インピーダンス素子４０のインピー
ダンス値が「Ｌ」に設定される（期間Ｔ₃）。これによ
り、伝送線路３０が終端され反射のない小振幅なデータ
が伝送されることとなる。

その後、伝送線路３０の電位が基準電位ＶＲ₁を越え
るか、または、伝送線路３０の電位が基準電位ＶＲ₂を
下回ると、ドライバ１０の出力インピーダンスが「Ｈ」
に設定される（期間Ｔ₄）。伝送線路３０の電位が基準
電位ＶＲ₁を越えるか、または、伝送線路３０の電位が
基準電位ＶＲ₂を下回ると、上述したように、出力バッ
ファ１２のトランジスタ７１ｐ、７１ｎがいずれもオフ
となるからである。これにより、伝送線路３０の電位は
終端電位Ｖ_termに近づく方向に遷移するので、伝送線路
３０の電位は、電位（Ｖ_term＋Ｖ_f）を下回るか、また
は、電位（Ｖ_term−Ｖ_f）を越える。その結果、可変イ
ンピーダンス素子４０のインピーダンス値が「Ｈ」に設
定される（期間Ｔ₅）。

期間Ｔ₅では、ドライバ１０の出力インピーダンスと
可変インピーダンス素子４０のインピーダンス値とはと
もに「Ｈ」に設定される。これにより、ドライバ１０と
可変インピーダンス素子４０との間に流れる直流電流を
カットすることができる。

なお、基準電位ＶＲ₁が電位（Ｖ_term＋Ｖ_f）に等しく
なるように設定されており、かつ、基準電位ＶＲ₂が電
位（Ｖ_term−Ｖ_f）に等しくなるように設定されている
場合には、可変インピーダンス素子４０のインピーダン
ス値が「Ｈ」から「Ｌ」に変化するのと同時にドライバ
１０の出力インピーダンスが「Ｌ」から「Ｈ」に変化す
る。

伝送線路３０上のデータがハイレベルからローレベル
に遷移する場合も同様である（期間Ｔ₆〜Ｔ₉）。

このように、可変インピーダンス素子４０のインピー
ダンス値とドライバ１０の出力インピーダンスとは相互
に関連するように変化する。

データ伝送装置１ａによれば、ドライバ１０と可変イ
ンピーダンス素子４０との間に流れる直流電流をカット
することができ、このような直流電流をカットしても伝
送線路３０上のデータの論理レベルを保持することがで
きる。このことは、データが遷移しない期間における低
消費電力化に役立つ。

例えば、データが遷移する確率は、コンピュータのＣ
ＰＵの場合では１０％程度である。従って、データが遷
移する期間における低消費電力化の効果に比べて、デー
タが遷移しない期間における低消費電力化の効果は大き
い。

例えば、図１１に示される従来のデータ伝送装置２０
０を用いて、１Ｖの振幅を有するデータを５００ＭＨｚ
の周波数で伝送するとする。この場合、従来のデータ伝
送装置２００によって消費される電流は、以下のとおり
である。ただし、伝送線路２３０の容量は２０ｐＦ、終
端抵抗２４０に流れる直流電流は８ｍＡであると仮定す
る。

ｉ）交流電流：１Ｖ×２０ｐＦ×５００ＭＨｚ×１０％
（遷移確率）＝１ｍＡ ｉｉ）直流電流：８ｍＡ×９０％（非遷移確率）＝７．
２ｍＡ このように、データの振幅を制限した高速データ伝送
においては、消費される電流は、直流成分が支配的であ
る。従って、この直流成分をカットすることは、消費電
力の低減に大いに貢献する。

図４Ａは、本発明の実施の形態１のデータ伝送装置１
ｂの構成を示す。

データ伝送装置１ｂは、制御信号に応じて可変に制御
可能なインピーダンス値を有する可変インピーダンス素
子４２を含む。可変インピーダンス素子４２の一方の端
子４２ａは、伝送線路３０のレシーバ２０側の端部に接
続されている。可変インピーダンス素子４２の他方の端
子４２ｂは、終端電位Ｖ_termに接続されている。

可変インピーダンス素子４２のインピーダンス値は、
可変インピーダンス素子４２の外部から入力される制御
信号ＣＴＬ₁、ＣＴＬ₂に応じて変化する。制御信号ＣＴ
Ｌ₁は、ドライバ１０から可変インピーダンス素子４２
に入力される。制御信号ＣＴＬ₂は、レシーバ２０から
可変インピーダンス素子４２に入力される。

ドライバ１０は、データを伝送線路３０に出力する出
力バッファ（ＤＢ）１２を有している。レシーバ２０
は、伝送線路３０からデータを受け取る入力バッファ
（ＲＢ）２２を有している。

出力バッファ１２は、可変インピーダンス素子４２を
制御することにより、データ伝送の高速化と低消費電力
化とを最適化する。例えば、出力バッファ１２は、デー
タを伝送線路３０に出力する前に、可変インピーダンス
素子４２のインピーダンス値が低くなるように可変イン
ピーダンス素子４２を制御する。例えば、可変インピー
ダンス素子４２のインピーダンス値は、伝送線路３０の
特性インピーダンスに一致するように制御される。この
ような制御は、制御信号ＣＴＬ₁を用いて行われる。こ
れにより、データを高速に伝送することが可能になる。
その後、データの伝送が完了すると、出力バッファ１２
は、可変インピーダンス素子４２のインピーダンス値が
高くなるように可変インピーダンス素子４２を制御す
る。これにより、可変インピーダンス素子４２とドライ
バ１０との間で流れる直流電流が抑制される。その結
果、データ伝送装置１ｂによって消費される電力が低減
される。

なお、可変インピーダンス素子４２のインピーダンス
値が高い場合にドライバ１０の出力インピーダンスが高
くなり、可変インピーダンス素子４２のインピーダンス
値が低い場合にドライバ１０の出力インピーダンスが低
くなるように、出力バッファ１２が制御されることが好
ましい。

あるいは、出力バッファ１２の代わりに、入力バッフ
ァ２２が可変インピーダンス素子４２のインピーダンス
値を制御するようにしてもよい。例えば、入力バッファ
２２が伝送線路３０からデータを受け取り可能なレディ
状態になると、入力バッファ２２は、可変インピーダン
ス素子４２のインピーダンス値が低くなるように可変イ
ンピーダンス素子４２を制御する。このような制御は、
制御信号ＣＴＬ₂を用いて行われる。その後、データの
伝送が完了すると、入力バッファ２２は、可変インピー
ダンス素子４２のインピーダンス値が高くなるように可
変インピーダンス素子４２を制御する。これにより、可
変インピーダンス素子４２とドライバ１０との間で流れ
る直流電流が抑制される。その結果、データ伝送装置１
ｂによって消費される電力が低減される。

なお、可変インピーダンス素子４２のインピーダンス
値が高い場合にドライバ１０の出力インピーダンスが高
くなり、可変インピーダンス素子４２のインピーダンス
値が低い場合にドライバ１０の出力インピーダンスが低
くなるように、出力バッファ１２が制御されることが好
ましい。このような制御は、例えば、入力バッファ２２
から出力バッファ１２に制御信号ＣＴＬ₃を供給するこ
とによって行われる。

このように、データ伝送装置１ｂでは、データが伝送
されている状態かデータが伝送されていない状態かに応
じて、可変インピーダンス素子４２のインピーダンス値
とドライバ１０の出力インピーダンスとが制御される。
あるいは、図３に示されるように、可変インピーダンス
素子４２のインピーダンス値とドライバ１０の出力イン
ピーダンスとを制御するようにしてもよい。図３に示さ
れる制御は、データが伝送されている状態をさらに細分
化して、データが伝送されている状態において可変イン
ピーダンス素子４２のインピーダンス値とドライバ１０
の出力インピーダンスとをさらにきめ細かく制御したも
のである。

図５Ａは、可変インピーダンス素子４２の構成を示
す。可変インピーダンス素子４２は、端子４２ａと端子
４２ｂとの間で互いに直列に接続された抵抗Ｒ₁〜Ｒ
₄と、抵抗Ｒ₁〜Ｒ₄のそれぞれに対応するように設けら
れたバイパス用のスイッチＳＷ₁〜ＳＷ₄と、ＳＷ’₁〜
ＳＷ’₄とを含む。

スイッチＳＷ₁〜ＳＷ₄のオンオフは、制御信号ＣＴＬ
₁によって制御される。スイッチＳＷ’₁〜ＳＷ’₄のオ
ンオフは、制御信号ＣＴＬ₂によって制御される。スイ
ッチＳＷ’₁〜ＳＷ’₄がすべてオフである状態におい
て、制御信号ＣＴＬ₁に応じてスイッチＳＷ₁〜ＳＷ₄を
オンオフすることにより、可変インピーダンス素子４２
のインピーダンス値を４段階に変更することができる。
スイッチＳＷ₁〜ＳＷ₄がすべてオフである状態におい
て、制御信号ＣＴＬ₂に応じてスイッチＳＷ’₁〜ＳＷ’
₄をオンオフすることにより、可変インピーダンス素子
４２のインピーダンス値を４段階に変更することができ
る。

図４Ｂは、本発明の実施の形態１のデータ伝送装置１
ｃの構成を示す。データ伝送装置１ｃは、可変インピー
ダンス素子４４のインピーダンス値を可変に制御するコ
ントローラ５０を含む。

ＣＰＵ６０は、コントローラ５０にＣＰＵ６０の動作
速度を示す情報を提供する。ＣＰＵ６０の動作速度を示
す情報は、例えば、ＣＰＵ６０の動作モード（例えば、
通常動作モード、省電力動作モードなど）を示す情報で
ある。あるいは、ＣＰＵ６０の動作速度を示す情報は、
動作クロック周波数を示す情報であってもよい。

コントローラ５０は、ＣＰＵ６０から提供される情報
に基づいて、ＣＰＵ６０が高速で動作している状態か、
ＣＰＵ６０が低速で動作している状態かを検出する。

ＣＰＵ６０が高速で動作している場合には、コントロ
ーラ５０は、可変インピーダンス素子４２のインピーダ
ンス値が低くなるように可変インピーダンス素子４４を
制御する。可変インピーダンス素子４４のこのような制
御は、制御信号ＣＴＬ₅を用いて行われる。可変インピ
ーダンス素子４４のインピーダンス値を低くすることに
より、データを高速に伝送することが可能になる。

一方、ＣＰＵ６０が低速で動作している場合には、コ
ントローラ５０は、可変インピーダンス素子４４のイン
ピーダンス値が高くなるように可変インピーダンス素子
４２を制御する。可変インピーダンス素子４４のこのよ
うな制御は、制御信号ＣＴＬ₅を用いて行われる。可変
インピーダンス素子４４のインピーダンス値を高くする
ことにより、可変インピーダンス素子４４とドライバ１
０との間で流れる直流電流が抑制される。その結果、デ
ータ伝送装置１ｃによって消費される電力が低減され
る。

このように、ＣＰＵ６０の動作速度に応じて可変イン
ピーダンス素子４４のインピーダンス値を調整すること
により、システムレベルでの高速データ伝送と低消費電
力化とを両立させることができる。

さらに、ＣＰＵ６０が高速で動作している場合には、
コントローラ５０は、ドライバ１０の出力インピーダン
スが低くなるように出力バッファ１２を制御することが
好ましい。出力バッファ１２のこのような制御は、制御
信号ＣＴＬ₄を用いて行われる。ドライバ１０の出力イ
ンピーダンスを低くすることにより、データを高速に伝
送することが可能になる。ＣＰＵ６０が低速で動作して
いる場合には、コントローラ５０は、ドライバ１０の出
力インピーダンスが高くなるように出力バッファ１２を
制御することが好ましい。出力バッファ１２のこのよう
な制御は、制御信号ＣＴＬ₄を用いて行われる。ドライ
バ１０の出力インピーダンスを高くすることにより、可
変インピーダンス素子４４とドライバ１０との間で流れ
る直流電流が抑制される。その結果、データ伝送装置１
ｃによって消費される電力が低減される。

図５Ｂは、可変インピーダンス素子４４の構成を示
す。可変インピーダンス素子４４は、端子４４ａと端子
４４ｂとの間で互いに直列に接続された抵抗Ｒ₁〜Ｒ
₄と、抵抗Ｒ₁〜Ｒ₄のそれぞれに対応するように設けら
れたバイパス用のスイッチＳＷ₁〜ＳＷ₄とを含む。

スイッチＳＷ₁〜ＳＷ₄のオンオフは、制御信号ＣＴＬ
₅によって制御される。制御信号ＣＴＬ₅に応じてスイッ
チＳＷ₁〜ＳＷ₄をオンオフすることにより、可変インピ
ーダンス素子４４のインピーダンス値を４段階に変更す
ることができる。

図６は、ドライバ１０の出力バッファ１２ａの構成を
示す。出力バッファ１２（図１）は、出力バッファ１２
ａによって代替され得る。

出力バッファ１２ａは、、伝送線路３０にデータを出
力するためのプッシュプルトランジスタとしてサイズの
異なる２組のトランジスタを有することを特徴とする。
すなわち、出力バッファ１２ａは、サイズが大きい１組
のＰＭＯＳトランジスタ９１ｐおよびＮＭＯＳトランジ
スタ９１ｎと、サイズが小さい１組のＰＭＯＳトランジ
スタ９２ｐおよびＮＭＯＳトランジスタ９２ｎとを含
む。

トランジスタ９１ｐ、９１ｎのゲートには、ＮＡＮＤ
素子７３、ＮＯＲ素子７４およびオペアンプ７５、７６
によって決定される所定の論理が入力される。オペアン
プ７５には、伝送線路３０の電位と基準電位ＶＲ₁とが
入力される。オペアンプ７６には、伝送線路３０の電位
と基準電位ＶＲ₂とが入力される。

トランジスタ９２ｐ、９２ｎのゲートには、インバー
タ７８の出力が入力される。インバータ７８には、デー
タＤａｔａが入力される。

伝送線路３０上のデータを遷移させる場合には、出力
バッファ１２ａは、伝送すべきデータの値に応じて、ト
ランジスタ９１ｐ、９２ｐ、または、トランジスタ９１
ｎ、９２ｎの一方をオンにする。これにより、伝送線路
３０の電位が高速に変化する。

伝送線路３０の電位が基準電位ＶＲ₁を越えると、ト
ランジスタ９１ｐはオフになる。トランジスタ９２ｐは
オンのままである。伝送線路３０の電位が基準電位ＶＲ
₂を下回ると、トランジスタ９１ｎはオフになる。トラ
ンジスタ９２ｎはオンのままである。

このような制御により、伝送線路３０上のデータが遷
移しない場合には、トランジスタ９２ｐ、９２ｎを通し
て微小な量の直流電流が伝送線路３０を流れる。

トランジスタ９２ｐ、９２ｎとダイオード８１、８２
とによって伝送線路３０の電位が電位（Ｖ_term＋Ｖ_f）
または電位（Ｖ_term−Ｖ_f）にアクティブに保持され
る。その結果、対ノイズ性が向上する。

図７Ａは、可変インピーダンス素子４６の構成を示
す。図７Ｂは、可変インピーダンス素子４８の構成を示
す。可変インピーダンス素子４４（図１）は、可変イン
ピーダンス素子４６、４８によって代替され得る。

可変インピーダンス素子４６は、並列に接続されたダ
イオード８１、８２に直列に接続された抵抗９３を含
む。抵抗９３の一端は、終端電位Ｖ_termに接続され、抵
抗９３の他端は、ダイオード８１、８２を介して伝送線
路３０に接続されている。

可変インピーダンス素子４８は、並列に接続されたダ
イオード８１、８２に直列に接続された抵抗９４を含
む。抵抗９４の一端は、ダイオード８１、８２を介して
終端電位Ｖ_termに接続され、抵抗９４の他端は、伝送線
路３０に接続されている。

可変インピーダンス素子４６、４８は、ダイオード８
１、８２の一方が順方向にバイアスされるまでは、非常
に高いインピーダンス値を有する。ダイオード８１、８
２の一方が順方向にバイアスされると、可変インピーダ
ンス素子４６は抵抗９３のインピーダンス値に実質的に
等しいインピーダンス値を有することとなり、可変イン
ピーダンス素子４８は抵抗９４のインピーダンス値に実
質的に等しいインピーダンス値を有することとなる。

このように、ダイオード８１、８２が順方向にバイア
スされた後の可変インピーダンス４６、４８のインピー
ダンス値が、可変インピーダンス素子４４（図１）のイ
ンピーダンス値に比べて高くなる。従って、ダイオード
８１、８２が順方向にバイアスされた状態でのドライバ
１０への電流のピーク値を抑えることができる。

また、抵抗９３、９４は、伝送線路３０の特性インピ
ーダンスＺに等しい抵抗値を有していることが好まし
い。これにより、伝送線路３０のレシーバ２０側の端部
における反射が抑えられる。

さらに、ダイオード８１、８２の順方向電圧Ｖ_fは、
ドライバ１０がハイレベルのデータを出力した場合にお
ける終端電位Ｖ_termからの伝送線路３０の電位の振幅値
に実質的に一致し、かつ、ドライバ１０がローレベルの
データを出力した場合における終端電位Ｖ_termからの伝
送線路３０の電位の振幅値に実質的に一致する値を有し
ていることが好ましい。

例えば、伝送線路３０のインピーダンスと抵抗９３、
９４のインピーダンスとがともに５０オームであり、終
端電位Ｖ_termが１．１Ｖであり、ドライバ１０の出力イ
ンピーダンスが５０オームであると仮定する。この場
合、ドライバ１０がハイレベルのデータを出力した場合
には、伝送線路３０の電位が１．６５Ｖとなり、ドライ
バ１０がローレベルのデータを出力した場合には、伝送
線路３０の電位が０．５５Ｖとなる。終端電位Ｖ_termか
らのデータの振幅値が０．５５Ｖであることから、ダイ
オード８１、８２の順方向電圧Ｖ_fは０．５５Ｖに設定
されることが好ましい。

（実施の形態２） 図８Ａは、本発明の実施の形態２のデータ伝送装置２
ａの構成を示す。データ伝送装置２ａは、いわゆる差動
方式のデータ伝送を行う。

データ伝送装置２ａは、データを送信するドライバ１
１０と、ドライバ１１０によって送信されたデータを受
信するレシーバ１２０と、ドライバ１１０とレシーバ１
２０とを接続する伝送線路１３０、１３１とを含む。正
論理のデータが、伝送線路１３０を介してドライバ１１
０からレシーバ１２０に伝送される。負論理のデータ
が、伝送線路１３１を介してドライバ１１０からレシー
バ１２０に伝送される。

データ伝送装置２ａは、伝送線路１３０の電位に応じ
てインピーダンス値が自動的に変化する可変インピーダ
ンス素子１４０と、伝送線路１３１の電位に応じてイン
ピーダンス値が自動的に変化する可変インピーダンス素
子１４１とをさらに含む。可変インピーダンス素子１４
０は、伝送線路１３０のレシーバ１２０側の端部に接続
されている。可変インピーダンス素子１４１は、伝送線
路１３１のレシーバ１２０側の端部に接続されている。

可変インピーダンス素子１４０は、ダイオード１８
１、１８２を含む。ダイオード１８１のアノードは、抵
抗１９１を介して終端電位Ｖ_term1に接続されており、
ダイオード１８１のカソードは、伝送線路１３０に接続
されている。ダイオード１８２のアノードは、伝送線路
１３０に接続されており、ダイオード１８２のカソード
は、抵抗１９２を介してグランドＶ_SSに接続されてい
る。

なお、抵抗１９１、１９２は省略され得る。抵抗１９
１が省略された場合には、ダイオード１８１のアノード
は、終端電位Ｖ_term1に接続される。抵抗１９２が省略
された場合には、ダイオード１８２のカソードは、グラ
ンドＶ_SSに接続される。

可変インピーダンス素子１４１は、ダイオード１８
３、１８４を含む。ダイオード１８３のアノードは、抵
抗１９３を介して終端電位Ｖ_term2に接続されており、
ダイオード１８３のカトードは、伝送線路１３１に接続
されている。ダイオード１８４のアノードは、伝送線路
１３１に接続されており、ダイオード１８４のカソード
は、抵抗１９４を介してグランドＶ_SSに接続されてい
る。

なお、抵抗１９３、１９４は省略され得る。抵抗１９
３が省略された場合には、ダイオード１８３のアノード
は、終端電位Ｖ_term2に接続される。抵抗１９４が省略
された場合には、ダイオード１８４のカソードは、グラ
ンドＶ_SSに接続される。

ドライバ１１０は、伝送線路１３０にデータを出力す
る出力バッファ（ＤＢＴ）１１２と、伝送線路１３１に
データを出力する出力バッファ（ＤＢＣ）１１３とを有
している。出力バッファ１１２は、パッド１１４を介し
て伝送線路１３０に接続されている。出力バッファ１１
３は、パッド１１５を介して伝送線路１３１に接続され
ている。

レシーバ１２０は、伝送線路１３０と伝送線路１３１
とからデータを受け取る入力バッファ１２２を有してい
る。入力バッファ１２２は、例えば、２入力のオペアン
プである。

入力バッファ１２２の一方の入力は、パッド１２４お
よびスタブ抵抗１３２を介して伝送線路１３０に接続さ
れている。入力バッファ１２２の他方の入力は、パッド
１２５およびスタブ抵抗１３３を介して伝送線路１３１
に接続されている。

ダイオード１８１、１８２の順方向電圧Ｖ_fの和は終
端電位Ｖ_term1とグランドＶ_SSとの間の電位差より大き
いという条件が満たされるように、可変インピーダンス
素子１４０が設計される。ダイオード１８３、１８４の
順方向電圧Ｖ_fの和は終端電位Ｖ_term2とグランドＶ_SSと
の間の電位差より大きいという条件が満たされるよう
に、可変インピーダンス素子１４１が設計される。例え
ば、終端電位Ｖ_term1、Ｖ_term2が１．５Ｖであり、か
つ、ダイオード１８１〜１８４の順方向電圧Ｖ_fが１．
０Ｖである場合には、上記条件が満たされる。

上記条件が満たされることにより、ドライバ１１０の
出力および伝送線路１３０、１３１がフローティングの
ときに、終端電位Ｖ_term1、Ｖ_term2からグランドＶ_SSに
直流電流が流れることが防止される。

図８Ｂは、ダイオード１８１〜１８４のインピーダン
ス特性を示す。図８Ｂに示される例では、Ｖ_DD＝Ｖ
_term1＝Ｖ_term2であると仮定している。あるいは、電位
Ｖ_term1と電位Ｖ_term2とは異なっていてもよい。

伝送線路１３０の電位が電位（Ｖ_SS＋Ｖ_f）と電位
（Ｖ_term1−Ｖ_f）との間にある場合には、伝送線路１３
０に接続されているダイオード１８１、１８２の特性は
ともに高インピーダンス領域にある（図８Ｂ参照）。従
って、この場合には、可変インピーダンス素子１４０は
非常に高いインピーダンス値を有する。その結果、伝送
線路１３０上のデータが一定の速度で高速に遷移する。

伝送線路１３０の電位が電位（Ｖ_SS＋Ｖ_f）より高い
場合には、ダイオード１８２の特性は低インピーダンス
領域にある（図８Ｂ参照）。伝送線路１３０の電位が電
位（Ｖ_term1−Ｖ_f）より低い場合には、ダイオード１８
１の特性は低インピーダンス領域にある（図８Ｂ参
照）。

このように、伝送線路１３０の電位が電位（Ｖ_SS＋Ｖ
_f）より高くなるか、または、伝送線路１３０の電位が
電位（Ｖ_term1−Ｖ_f）より低くなると、ダイオード１８
１、１８２の特性のうちのどちらかが必ず低インピーダ
ンス領域にある。従って、この場合には、可変インピー
ダンス素子１４０は終端電位Ｖ_term1またはグランドＶ
_SSに対して非常に低いインピーダンス値を有することと
なる。なぜなら、ダイオード１８１または１８２が順方
向にバイアスされるからである。

その結果、伝送線路１３０上のデータがハイレベルで
あることを示す電位（Ｈｉ電位）は、電位（Ｖ_SS＋
Ｖ_f）の付近にクランプされ、伝送線路１３０上のデー
タがローレベルであることを示す電位（Ｌｏ電位）は、
電位（Ｖ_term1−Ｖ_f）の付近にクランプされる。これに
より、データの振幅が制限される。

例えば、（Ｖ_SS＋Ｖ_f）＝１．０Ｖ、（Ｖ_term1−
Ｖ_f）＝０．５Ｖである場合には、データの振幅は０．
５Ｖとなる。このようにして、０．５Ｖという小振幅を
有するデータを伝送することが可能となる。

なお、伝送線路１３０のＨｉ電位とＬｏ電位とは、抵
抗１９１、１９２と出力バッファ１１２の出力インピー
ダンスによって決定される。例えば、出力バッファ１１
２の出力インピーダンスを調整することにより、伝送線
路１３０のＨｉ電位とＬｏ電位とをそれぞれ１．０Ｖと
０．５Ｖに設定することができる。

このように、可変インピーダンス素子１４０のインピ
ーダンス値は、伝送線路１３０の電位に応じて変化す
る。同様にして、可変インピーダンス素子１４１のイン
ピーダンス値は、伝送線路１３１の電位に応じて変化す
る。

なお、データの反射を抑える観点から、抵抗１９１〜
１９４の抵抗値を伝送線路１３０、１３１の特性インピ
ーダンスに等しくすることが好ましい。

さらに、伝送線路１３０の電位が電位（Ｖ_SS＋Ｖ_f）
より高くなるか、または、伝送線路１３０の電位が電位
（Ｖ_term1−Ｖ_f）より低くなった後に、出力バッファ１
１２の出力インピーダンスを高くすることにより、ドラ
イバ１１０によって消費される直流電流を大幅にカット
することができる。

同様にして、伝送線路１３１の電位が電位（Ｖ_SS＋Ｖ
_f）より高くなるか、または、伝送線路１３１の電位が
電位（Ｖ_term2−Ｖ_f）より低くなった後に、出力バッフ
ァ１１３の出力インピーダンスを高くすることにより、
ドライバ１１０によって消費される直流電流を大幅にカ
ットすることができる。

図９は、本発明の実施の形態２のデータ伝送装置２ｂ
の構成を示す。データ伝送装置２ｂは、いわゆる差動方
式のデータ伝送を行う。

データ転送装置２ｂは、可変インピーダンス素子１４
２を含む。可変インピーダンス素子１４２の一端１４２
ａは、伝送線路１３０に接続されている。可変インピー
ダンス素子１４２の他端１４２ｂは、伝送線路１３１に
接続されている。

可変インピーダンス素子１４２は、並列に接続された
ダイオード１８５、１８６と抵抗１９５とを含む。可変
インピーダンス素子１４２の構成は、図７Ａに示される
可変インピーダンス素子４６の構成と同様である。可変
インピーダンス素子１４２は、可変インピーダンス素子
４０（図１）、または、可変インピーダンス素子４８
（図７Ｂ）によって代替され得る。

データ伝送装置２ｂでは、出力バッファ１１２、１１
３は、伝送線路１３０の電位と伝送線路１３１の電位の
両方をモニタできるように構成されている。伝送線路１
３０の電位と伝送線路１３１の電位との間の電位差がダ
イオード１８５、１８６の順方向電圧Ｖ_fを越えた後
に、出力バッファ１１２、１１３の出力インピーダンス
が高く設定される。これにより、ドライバ１１０によっ
て消費される直流電流を大幅にカットすることができ
る。

実施の形態１および実施の形態２では、ドライバとレ
シーバとが一対一に対応づけられている場合のデータ伝
送（いわゆるPoint-to-Pointのデータ伝送）を説明し
た。しかし、本発明の適用は、Point-to-Pointのデータ
伝送に限定されない。例えば、図１０に示すように、１
個のドライバから伝送線路を介して複数のレシーバにデ
ータが伝送されるデータ伝送装置に本発明を適用するこ
とも可能である。この場合には、伝送線路の終端に、上
述した可変インピーダンス素子を設けるようにすればよ
い。

産業上の利用可能性 以上に詳述したように、本発明のデータ伝送装置によ
れば、伝送線路を流れる直流電流を抑えることによって
消費電力を低減することができる。クロック信号を用い
てデータをラッチする場合にスキューが発生することを
抑制することができる。これにより、データを高速に伝
送することが可能となる。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−46036（ＪＰ，Ａ) 特開 平10−155008（ＪＰ，Ａ) 特開 平10−20974（ＪＰ，Ａ) 特開 平９−219637（ＪＰ，Ａ) 特開 平９−36919（ＪＰ，Ａ) 特開 平８−250999（ＪＰ，Ａ) 特開 平７−240680（ＪＰ，Ａ) 特開 平７−182078（ＪＰ，Ａ) 特開 平７−74606（ＪＰ，Ａ) 特開 平６−274253（ＪＰ，Ａ) 特開 平６−104725（ＪＰ，Ａ) 特開 平５−211432（ＪＰ，Ａ) 実開 昭63−131436（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 25/00 H03K 19/00 G06F 3/00

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 データを送信するドライバと、 前記ドライバによって送信されたデータを受信するレシ
   ーバと、 前記ドライバと前記レシーバとを接続する伝送線路と、 可変に制御可能なインピーダンス値を有する可変インピ
   ーダンス素子と を備え、 前記可変インピーダンス素子は、前記伝送線路に接続さ
   れており、 前記可変インピーダンス素子は、第１ダイオードと、前
   記第１ダイオードと並列に接続された第２ダイオード
   と、前記第１ダイオードと前記第２ダイオードとに直列
   に接続された抵抗とを含み、 前記第１ダイオードを流れる電流の方向は前記第２ダイ
   オードを流れる電流の方向の逆であり、 前記抵抗の抵抗値は、前記伝送線路の特性インピーダン
   スに実質的に等しくなるように設定されており、 前記第１ダイオードおよび前記第２ダイオードの順方向
   電圧Ｖ_ｆは、前記ドライバが前記伝送線路に前記データ
   を出力した場合における所定の終端電位Ｖ_ｔｅｒｍから
   の前記伝送線路の電位の振幅値に実質的に等しくなるよ
   うに設定されており、 前記ドライバは、前記伝送線路の電位が電位（Ｖ
   _ｔｅｒｍ＋Ｖ_ｆ）まで上昇するか、または、前記伝送線
   路の電位が電位（Ｖ_ｔｅｒｍ−Ｖ_ｆ）まで下降すると、
   前記ドライバの出力インピーダンスを「Ｌ」に設定し、
   前記伝送線路の電位が前記電位（Ｖ_ｔｅｒｍ＋Ｖ_ｆ）を
   超えるか、または、前記伝送線路の電位が前記電位（Ｖ
   _ｔｅｒｍ−Ｖ_ｆ）を下回ると、前記ドライバの出力イン
   ピーダンスを「Ｈ」に設定するように動作する、データ
   伝送装置。
2. 【請求項２】 前記可変インピーダンス素子の前記イン
   ピーダンス値は、前記伝送線路の電位に応じて変化す
   る、請求項１に記載のデータ伝送装置。
3. 【請求項３】 前記可変インピーダンス素子の前記イン
   ピーダンス値と前記ドライバの出力インピーダンスと
   は、相互に関連するように変化する、請求項１に記載の
   データ伝送装置。