JPS5949093A - デジタルｐｂ信号発生方式 - Google Patents
デジタルｐｂ信号発生方式Info
- Publication number
- JPS5949093A JPS5949093A JP15877082A JP15877082A JPS5949093A JP S5949093 A JPS5949093 A JP S5949093A JP 15877082 A JP15877082 A JP 15877082A JP 15877082 A JP15877082 A JP 15877082A JP S5949093 A JPS5949093 A JP S5949093A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- microprocessor
- rom
- stored
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
- H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
- H04Q1/45—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling
- H04Q1/457—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling with conversion of multifrequency signals into digital signals
- H04Q1/4575—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling with conversion of multifrequency signals into digital signals which are transmitted in digital form
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明＆ｉ、、ＪＲ内ｙ換（（゛）等で使用さ才１ろ
Ｐ Ｂ信号発生方式に係わり、特にＰＢ信号′ｆ？：Ｐ
ＣＭ符号で発生するデジタルＰＢ信号発生方式に１９１
１１ろものである。
Ｐ Ｂ信号発生方式に係わり、特にＰＢ信号′ｆ？：Ｐ
ＣＭ符号で発生するデジタルＰＢ信号発生方式に１９１
１１ろものである。
従来から、父換装ｆｌｉｔにおいては回線の接続、回線
の使用状況等のｆｔｉ制御７行うため可聴音１δ号で形
成されるＰ Ｂ （Ｐｕ５ｈ Ｂｕｔｔｏｎ ）イ３号
、呼出音２発信音９話中音等の信号を使用している（以
下こＪしらの信号を含めてＰ Ｂ信号と総称する）。
の使用状況等のｆｔｉ制御７行うため可聴音１δ号で形
成されるＰ Ｂ （Ｐｕ５ｈ Ｂｕｔｔｏｎ ）イ３号
、呼出音２発信音９話中音等の信号を使用している（以
下こＪしらの信号を含めてＰ Ｂ信号と総称する）。
か〜るｌ） Ｂ ４ｇ号を利用して交換業務ケ行う交換
装置産は空間分割形交換装置と、■ゝＣＭ ＩＩ？ｉ分
割形分割製交換装置が、これら又換装Ｖ１７１に（１４
用さＪｔ、る信号方式は、その適応性からＡｉ１者では
アナログ方式が、後者ではデジタル方式が使用される。
装置産は空間分割形交換装置と、■ゝＣＭ ＩＩ？ｉ分
割形分割製交換装置が、これら又換装Ｖ１７１に（１４
用さＪｔ、る信号方式は、その適応性からＡｉ１者では
アナログ方式が、後者ではデジタル方式が使用される。
この発明は、後者の交換装植、にハし、特にＰ Ｂ９秒
をｉ’ ｅ Ｍ符舛で送出するため、信号の基本周期分
のｌ） ＣＭ符号化標本値をｋＬ ＯＭ （Ｉｌ、ｅ；
Ｉｄ ０ｎｌｙへＩｅｍｎｒｙ ） Ｉｃ ｆｊき込ん
でおき、それらケ標本化周期でｉｈ’ｔ Ｉ♀的に１１
にみ出１ようにしたデジタル１３ Ｔｌ （ｉ号発生方
５（、に（“工・１づるものでｋ）ろ。
をｉ’ ｅ Ｍ符舛で送出するため、信号の基本周期分
のｌ） ＣＭ符号化標本値をｋＬ ＯＭ （Ｉｌ、ｅ；
Ｉｄ ０ｎｌｙへＩｅｍｎｒｙ ） Ｉｃ ｆｊき込ん
でおき、それらケ標本化周期でｉｈ’ｔ Ｉ♀的に１１
にみ出１ようにしたデジタル１３ Ｔｌ （ｉ号発生方
５（、に（“工・１づるものでｋ）ろ。
又換業務に採用されているＩ’Ｂ信号火デジタル信号で
発生させろ際、ＰＢ（ｕ号の殆んどは、その゛信号）１
″？１波数の公称値が標本化周波ａ ＣＰ ＣＭ方式む
ておいては８ ＫＨ２）の簡単な約数・倍数１５′」係
にｊＩらブエい。そのため、信は発生に必黄な村木値の
数（格納１べきテークのワード数）が非”ｆＫに多くな
る。
発生させろ際、ＰＢ（ｕ号の殆んどは、その゛信号）１
″？１波数の公称値が標本化周波ａ ＣＰ ＣＭ方式む
ておいては８ ＫＨ２）の簡単な約数・倍数１５′」係
にｊＩらブエい。そのため、信は発生に必黄な村木値の
数（格納１べきテークのワード数）が非”ｆＫに多くな
る。
そこで、（ｉ’ｉ号周波ｌ′シを許容誤差内で人為的に
変化させることによってｎｌ記格納１べきワード数の減
少を泪かろことか行われろ。
変化させることによってｎｌ記格納１べきワード数の減
少を泪かろことか行われろ。
２ｎ １表は、偏差１１′［容筒を＋０５％としたとき
の各ＰＩ３（ｉ￥号のワード数７示したもので、が又ろ
操第１表 作を行うと節ＩＦな約数・倍数とならないＰＢＩ〜１）
Ｂ−Ｉｆの信号も最畠１７８ワード斂に抑えることが
できる。
の各ＰＩ３（ｉ￥号のワード数７示したもので、が又ろ
操第１表 作を行うと節ＩＦな約数・倍数とならないＰＢＩ〜１）
Ｂ−Ｉｆの信号も最畠１７８ワード斂に抑えることが
できる。
従って、第１図にみらｆｔろよ５に第１表に示したワー
ド数のデータを格納している１１． ＯＡ４ Ｍ、〜Ｍ
２．を、イ；ｐ本化周波数のりｐソクイＳ号をｎ１数し
ているアドレスカウンタＣ３〜Ｃ，３の計数値によって
循環的に読み出１−と、」二段がらＩＩＩ’ｉ次発振音
、 Ｔｌ１−出Ｃｒ“、ｉ”ｎｌ、 ＰＨ１，・・・
・・・、ＰＨ１，ｒ’ｎ＊、ｉ’ｎＯ、Ｉ’ １３−１
１．に対応１ろＰＣＭわ１骨化コードが読み出さね、イ
ンタフェース部１０１１？：入力さ」１ろ。したがって
、こオ］ら乞制御信号ｆ応じて時分割で送信ハイウェイ
５Ｉ（Ｗｌ／こ出力することによって又挽業Ｕ５を・行
わせることができろ。
ド数のデータを格納している１１． ＯＡ４ Ｍ、〜Ｍ
２．を、イ；ｐ本化周波数のりｐソクイＳ号をｎ１数し
ているアドレスカウンタＣ３〜Ｃ，３の計数値によって
循環的に読み出１−と、」二段がらＩＩＩ’ｉ次発振音
、 Ｔｌ１−出Ｃｒ“、ｉ”ｎｌ、 ＰＨ１，・・・
・・・、ＰＨ１，ｒ’ｎ＊、ｉ’ｎＯ、Ｉ’ １３−１
１．に対応１ろＰＣＭわ１骨化コードが読み出さね、イ
ンタフェース部１０１１？：入力さ」１ろ。したがって
、こオ］ら乞制御信号ｆ応じて時分割で送信ハイウェイ
５Ｉ（Ｗｌ／こ出力することによって又挽業Ｕ５を・行
わせることができろ。
ブエお、第１図においてアドレスカウンタＣ１〜ＣＩ３
のＣＬＫ端子には標本化周期でクロック信号が供給され
ろものであり、ＩＬＯＭＭ、〜Ｍ８．のＡ用Ｊ、アドレ
ス信号入力端子、０１（９：Ｍ子は、インクフェース部
１０からの同期信号によってＰ ＣＭ符号の送出を行５
出カイネーブルｌ’；ｌ′、ｉ子ン示１°。
のＣＬＫ端子には標本化周期でクロック信号が供給され
ろものであり、ＩＬＯＭＭ、〜Ｍ８．のＡ用Ｊ、アドレ
ス信号入力端子、０１（９：Ｍ子は、インクフェース部
１０からの同期信号によってＰ ＣＭ符号の送出を行５
出カイネーブルｌ’；ｌ′、ｉ子ン示１°。
しかしながら、第１図のデジタルＰＢ信号発生方式は、
発生すべきｐｎ（＝号の数だけ、アドレスカウンタＣ５
〜Ｃ７３，及び１もＯＭＭ、〜〜１１３が必要でＪ）り
装置〆Ｌが俵数化１°ろとともに大形となるという欠点
がある。
発生すべきｐｎ（＝号の数だけ、アドレスカウンタＣ５
〜Ｃ７３，及び１もＯＭＭ、〜〜１１３が必要でＪ）り
装置〆Ｌが俵数化１°ろとともに大形となるという欠点
がある。
しかも、ＩＬ ＯＭの記憶容ｊｌ？は通常同一のもの、
例えば２にバイトのものが使用されるのでワード数の小
さいｌ）Ｂ信Ｈに対しては無駄になるという欠点もｋ）
ろ。
例えば２にバイトのものが使用されるのでワード数の小
さいｌ）Ｂ信Ｈに対しては無駄になるという欠点もｋ）
ろ。
この発明は、か匁ろ実状にかんがみてなされたもので、
Ｉ） Ｂ信号の発生にマイクロプロセッサを使用して、
ｌ（（、） Ｍの’ｈ’Ｌみ出しを行うことｆ ｆｌｅ
徴とし、その目的とｊるところはワード長の異なった多
Ａ・ｉ類の信号データな（，４；１本化周期で循環的に
読み出１時に簡明な回路構成とするとともに、７０グラ
ムデークの追加によって新しいｐｎ（：信号が必要とな
った時でも、速やかに対処できろようにしたデジタル）
） １３信号の発生方式を提供するものである。
Ｉ） Ｂ信号の発生にマイクロプロセッサを使用して、
ｌ（（、） Ｍの’ｈ’Ｌみ出しを行うことｆ ｆｌｅ
徴とし、その目的とｊるところはワード長の異なった多
Ａ・ｉ類の信号データな（，４；１本化周期で循環的に
読み出１時に簡明な回路構成とするとともに、７０グラ
ムデークの追加によって新しいｐｎ（：信号が必要とな
った時でも、速やかに対処できろようにしたデジタル）
） １３信号の発生方式を提供するものである。
以下、この発明の機能動作を、マイクロプロセッサ１Ｌ
ＰＤ８０４９（日′？ｉ、製）夕月いた実施例で説明す
る。
ＰＤ８０４９（日′？ｉ、製）夕月いた実施例で説明す
る。
２ｐ ２図はこの発明の機能ブロック図を示したもので
、２０は交４ｆＡ装置とのインターフェース部、２１．
２２．２３はマイクロプロセッサ（ｉｔｏム４内蔵）を
示′ｉ。
、２０は交４ｆＡ装置とのインターフェース部、２１．
２２．２３はマイクロプロセッサ（ｉｔｏム４内蔵）を
示′ｉ。
マイクロブ謙セッサ２１，２２には第１表のＰＢ１〜ｌ
） Ｂ ４４までの■）Ｂ信−Ｆ−＋馨づれ生１ろブこ
めのデータが、内蔵されているメモリ（八１ａｓｌｃ
几ＯＭ）ＩｃＩ）ＣＭ符−汀で格納さり、てい７）。マ
イクロブーセッサ２１．２２のｌ’ Ｏ端子にはイ１イ
織別ＩＩＩの１６号が人力すＪ１テいるが、こオ］はマ
イクロプロセッサ２１゜２２の処理速度の点からＰＢＩ
〜Ｐ Ｂ田の１２周波を１つのマイクロブロセノ→ノー
２１（２２）で処理できないので、前記１２周波’＆
２ ｆｉｌに分け、６周波ずつ分担さ姓て発生させるよ
うにしたもので、処即連Ｉβ−が充分速い１易合は１１
１・１のマイクロプロセッサ２１のみを使用してもよい
。
） Ｂ ４４までの■）Ｂ信−Ｆ−＋馨づれ生１ろブこ
めのデータが、内蔵されているメモリ（八１ａｓｌｃ
几ＯＭ）ＩｃＩ）ＣＭ符−汀で格納さり、てい７）。マ
イクロブーセッサ２１．２２のｌ’ Ｏ端子にはイ１イ
織別ＩＩＩの１６号が人力すＪ１テいるが、こオ］はマ
イクロプロセッサ２１゜２２の処理速度の点からＰＢＩ
〜Ｐ Ｂ田の１２周波を１つのマイクロブロセノ→ノー
２１（２２）で処理できないので、前記１２周波’＆
２ ｆｉｌに分け、６周波ずつ分担さ姓て発生させるよ
うにしたもので、処即連Ｉβ−が充分速い１易合は１１
１・１のマイクロプロセッサ２１のみを使用してもよい
。
また、マイクロプロセッサ２３には、第１表に示′１発
イ露音１話中員、 ｎｆ出音等に対１ろデータが１１
ＣＭ ′６号で、内蔵され−Ｃいもメモリに格納されて
いる。
イ露音１話中員、 ｎｆ出音等に対１ろデータが１１
ＣＭ ′６号で、内蔵され−Ｃいもメモリに格納されて
いる。
なお、Ｄ （Ｊは並列Ｐ ＣＭ符号化データの出力端子
、Ｉ Ｎ ’Ｉ’は割込指令を受領−５る端子ケ示′１
″。
、Ｉ Ｎ ’Ｉ’は割込指令を受領−５る端子ケ示′１
″。
第３図（ａ）、 （ｂ）はが匁るメモリの内′８を示し
たもので、２１≦３１Ｍ１（ａ）はマイクロプロセッサ
２１゜２２０メモリに格納さ少している内界で、斜線と
したＤの部分は各ＰＢ信号をＰ ＣＡｔ符号化して格納
している１」１１域、Ｐの部分はプログラムが格納され
て（・る領域な示す。
たもので、２１≦３１Ｍ１（ａ）はマイクロプロセッサ
２１゜２２０メモリに格納さ少している内界で、斜線と
したＤの部分は各ＰＢ信号をＰ ＣＡｔ符号化して格納
している１」１１域、Ｐの部分はプログラムが格納され
て（・る領域な示す。
また、第３図（ｂ）も同様にＤの部分は話中社。
呼出音、および発イ客■が、Ｐの部分はブロクラムが格
納さｌＩ］ていることを示１−０ 以上の概要からなるこの発明のデジタルＰ １１信号発
生方式について、以下にさらに詳細に説明する。
納さｌＩ］ていることを示１−０ 以上の概要からなるこの発明のデジタルＰ １１信号発
生方式について、以下にさらに詳細に説明する。
一般Ｋ ’ｊ’ シタル交換方式では朽声等のアナログ
信号を一定周期で勇ンノリンクし、デジタルの２進符号
化パルス列に変換し、通話路スイッチとしてはメモリヶ
用いてパルス列の時間的空間的位置を変えることにより
交換を行う。
信号を一定周期で勇ンノリンクし、デジタルの２進符号
化パルス列に変換し、通話路スイッチとしてはメモリヶ
用いてパルス列の時間的空間的位置を変えることにより
交換を行う。
この方式の入出力通話路は多数の回線に共通に使用され
るので一般圧ハイウェイ（ＨＷ ）と吋はれ、送出ｆｉ
ｌｌ （Ｓ ＨＷ ）、入力１ｕｌｌ （Ｉｔ ＨＷ
）とも２八４１１ｉ ｔ／ｓｅｃのスピードで３２回線
を共用する。
るので一般圧ハイウェイ（ＨＷ ）と吋はれ、送出ｆｉ
ｌｌ （Ｓ ＨＷ ）、入力１ｕｌｌ （Ｉｔ ＨＷ
）とも２八４１１ｉ ｔ／ｓｅｃのスピードで３２回線
を共用する。
したがって、１つの回線に割り当てられたタイムスロッ
トＴＳＯ−ＴＳ３１と、ザンブリング周期。
トＴＳＯ−ＴＳ３１と、ザンブリング周期。
クロックＣＬＫの関係は第４し／１に示すようになり、
交換制御イｄ号川用ＰＢ信号等の可聴４３号を発生１ろ
には、１２５μｓのザンブリング周期で指定さねたタイ
ムスロットｉ” ｓ ｏ〜ＴＳ３１１Ｃ［水筒データを
（ｈ′１環的に送出すればよい。
交換制御イｄ号川用ＰＢ信号等の可聴４３号を発生１ろ
には、１２５μｓのザンブリング周期で指定さねたタイ
ムスロットｉ” ｓ ｏ〜ＴＳ３１１Ｃ［水筒データを
（ｈ′１環的に送出すればよい。
筆５図ばか〜ろタイミングで標本値データを１つのマイ
クプロセッサ２１がら出力するための一′：Ｊ！：１４
１１例を示１もので、２１はマイクロプロセッサ（Ｉｔ
ＯＭ内蔵）、２１ａはデータの書き込みＪ６よぴｆｊ
ｊ’ｅみ出しを制御する信号を形成するデコーダ、３０
〜３５は並列−直列変換シフトレジスタ、４０〜４５は
アンドゲート、５１〜５５はタイムスロットの指定信号
端子、６はセンドハイウェイ、７は２ Ｍ１月＋／ｓｅ
ｃのクロックパルスＣＬＫの１５号端子である。
クプロセッサ２１がら出力するための一′：Ｊ！：１４
１１例を示１もので、２１はマイクロプロセッサ（Ｉｔ
ＯＭ内蔵）、２１ａはデータの書き込みＪ６よぴｆｊ
ｊ’ｅみ出しを制御する信号を形成するデコーダ、３０
〜３５は並列−直列変換シフトレジスタ、４０〜４５は
アンドゲート、５１〜５５はタイムスロットの指定信号
端子、６はセンドハイウェイ、７は２ Ｍ１月＋／ｓｅ
ｃのクロックパルスＣＬＫの１５号端子である。
今、ＰＢｌｉ号のタイムスロット總１ ｌ）当てをＰ
Ｂ １→’ｒｓＯ，１）１３２→ＴＳＩ、ＰＢ３→Ｔ
Ｓ ２． ＪＩＢ４→ｉ’ｓ３．Ｉ’Ｂ５→’［’Ｓ４
．Ｐ１３６→Ｔ Ｓ ５と仮定すると、まず、マイクプ
ロセッサ ６図（ａ）のフロートチャートに示すように初期設定プ
ログラムによりマイクロプロセッサ２１のプログラムレ
ジスタを初Ｊ＋ｔ１値に設定し、並列−１ｒＺ 列変換
シフ １−レジスタ３０〜３５の各々にｌ） Ｂ １〜
１１ Ｂ ６の第１吊目の１．゛３本値テデー（以下単
にデータとい５〕をｌｉき込み、２１す込み１ぎ号（Ｉ
ＮＴ端子の入力）待ちの状態となっている。第４図に示
したタイムスロット’ｒ ｓ ｏに対応した信号ケマイ
クプロセノザ２１０割込み１３号として用いておけば、
この信号が受（ｆｉされろと第６図（ｂ）のフロートチ
ャートに示１″よ５ ｉｃ １！Ｕ込み処理プログラム
か起動し、−１１し列−１ａ列変換シフトレジスタ３０
のデータ、すなわちＰ）（１がクロックパルスＣＬＫＫ
よつ”’ＣＦ４ｃみ出さね１、以下順次にスロットタイ
ムＳ Ｔ １〜Ｓ ’ＩＩ’ ５ Ｋ同期して並列−直
列変換シフトレジスタ３１〜３５に書き込まれている１
）Ｂ２〜ＰＲ６のデータか読み出される。
Ｂ １→’ｒｓＯ，１）１３２→ＴＳＩ、ＰＢ３→Ｔ
Ｓ ２． ＪＩＢ４→ｉ’ｓ３．Ｉ’Ｂ５→’［’Ｓ４
．Ｐ１３６→Ｔ Ｓ ５と仮定すると、まず、マイクプ
ロセッサ ６図（ａ）のフロートチャートに示すように初期設定プ
ログラムによりマイクロプロセッサ２１のプログラムレ
ジスタを初Ｊ＋ｔ１値に設定し、並列−１ｒＺ 列変換
シフ １−レジスタ３０〜３５の各々にｌ） Ｂ １〜
１１ Ｂ ６の第１吊目の１．゛３本値テデー（以下単
にデータとい５〕をｌｉき込み、２１す込み１ぎ号（Ｉ
ＮＴ端子の入力）待ちの状態となっている。第４図に示
したタイムスロット’ｒ ｓ ｏに対応した信号ケマイ
クプロセノザ２１０割込み１３号として用いておけば、
この信号が受（ｆｉされろと第６図（ｂ）のフロートチ
ャートに示１″よ５ ｉｃ １！Ｕ込み処理プログラム
か起動し、−１１し列−１ａ列変換シフトレジスタ３０
のデータ、すなわちＰ）（１がクロックパルスＣＬＫＫ
よつ”’ＣＦ４ｃみ出さね１、以下順次にスロットタイ
ムＳ Ｔ １〜Ｓ ’ＩＩ’ ５ Ｋ同期して並列−直
列変換シフトレジスタ３１〜３５に書き込まれている１
）Ｂ２〜ＰＲ６のデータか読み出される。
各１’Ｂ（さ号ＰＢＩ〜Ｐ Ｂ Ｇの第２番目の信号は
データが読；を出されたあと、マイクロプロセッサ２１
のプログラムレジスタからｔｖＡｆ＜３１：Ｊることに
よつ−（前記直列−並列変換シフトレジスタ３０〜３５
に書き込まれろ。
データが読；を出されたあと、マイクロプロセッサ２１
のプログラムレジスタからｔｖＡｆ＜３１：Ｊることに
よつ−（前記直列−並列変換シフトレジスタ３０〜３５
に書き込まれろ。
したかつて、以下１２５μｓ４げに前記割込み信号を受
イ３し、Ｐ Ｂ信号の第２査目、第３ネ１９目、・・・
・・・のデータが各タイムスロットに同期してＩｌ：ｆ
ｉ次並列−直列変拉８ンフトレジスク３０〜３５かも読
み出されセンドハイウェイＳ Ｈｗに送り出される。
イ３し、Ｐ Ｂ信号の第２査目、第３ネ１９目、・・・
・・・のデータが各タイムスロットに同期してＩｌ：ｆ
ｉ次並列−直列変拉８ンフトレジスク３０〜３５かも読
み出されセンドハイウェイＳ Ｈｗに送り出される。
以上、マイクロプロセッサ２１について説明したが池の
マイクロプロセッサリ−２２，２３も１２５μｓの周期
で割込み信号か受領されろ毎に同様（を起動さＪ１上述
した各スロットタイムＳＴＯ〜Ｓ１５と異なるスロット
タイムにＰ Ｂ信号か送出されることにブゑる。
マイクロプロセッサリ−２２，２３も１２５μｓの周期
で割込み信号か受領されろ毎に同様（を起動さＪ１上述
した各スロットタイムＳＴＯ〜Ｓ１５と異なるスロット
タイムにＰ Ｂ信号か送出されることにブゑる。
な、お、Ｉｔ ＯＭ 内蔵のマイクロプロセッサ２１に
ついて説明したが１′ＬＯＭｔ別１固に設けてもよいこ
とはいうまでもない。
ついて説明したが１′ＬＯＭｔ別１固に設けてもよいこ
とはいうまでもない。
この発明は以−ヒ説明したように、マイクメロセソーリ
゛内のレジスタ乞プリセンタプルなカウンタとし゛（用
い１ｉｉｌｌ ｉ＋ｌｌｌ ＋％からの周期的な読み出
し開始指令（割込み信＠）ゲ受けてプログラムによりレ
ンスタの１１１＋ｇ１つずつｔＮＱ −Ｆ）： してＩ
Ｌ ＯＭの７ドレスとし、几ＯＭに格納さハているＰＢ
Ｂ信号データをＰ ＣＭ杓号として読み出し制４８シー
するようにしているので、カウンタとＩｔ ＯＭによっ
て構成するデジタルＰＢ信号発生方式に比べて、ＲＯＭ
、ＩＣ部分を大幅に少なく１ろことかでき、経済的にデ
ジタルＰＢ信号を発生きせることかできるとともに、新
しいＰＢ倍−号が要望された時もＲＯＭの内容を変更１
−ることおよびプログラムの追加によって速かに対処す
ることができろとい５利点を有する。
゛内のレジスタ乞プリセンタプルなカウンタとし゛（用
い１ｉｉｌｌ ｉ＋ｌｌｌ ＋％からの周期的な読み出
し開始指令（割込み信＠）ゲ受けてプログラムによりレ
ンスタの１１１＋ｇ１つずつｔＮＱ −Ｆ）： してＩ
Ｌ ＯＭの７ドレスとし、几ＯＭに格納さハているＰＢ
Ｂ信号データをＰ ＣＭ杓号として読み出し制４８シー
するようにしているので、カウンタとＩｔ ＯＭによっ
て構成するデジタルＰＢ信号発生方式に比べて、ＲＯＭ
、ＩＣ部分を大幅に少なく１ろことかでき、経済的にデ
ジタルＰＢ信号を発生きせることかできるとともに、新
しいＰＢ倍−号が要望された時もＲＯＭの内容を変更１
−ることおよびプログラムの追加によって速かに対処す
ることができろとい５利点を有する。
第１図は従来のデジタルＰＢ１μｍＤの発生方式Ｙ示す
フロック図、８ＰＪＺ図はこの発明のデジタルｌ）Ｂ信
号発生方式の４ｉｆｆ安ケ示１゛ブロック図、第３図（
ａ）。 （Ｉ））はＲＯＭに格納されているデータ（））Ｂ信号
の１１更本値、およびプログラム）の内容乞示す説明図
、筆４図はデジタル父換方式におけるクロック信号、タ
イムスロット、ｉ、；よびデータの門係を示−３波形図
、第５図はこの発明のデジタルｌ） Ｂ信号発生方式の
一実施例を示すフロック図、第６図はマイクロプロセッ
サのフローチャート図であ４）。 １菌中、２０もまインタフェース’Ｂｔｕ、２１，２２
゜２３はマイクロプロセツザタ示す。 第１図 一一］ しぺ 一５′ 第２図 ０ 第３図 （ａ）
フロック図、８ＰＪＺ図はこの発明のデジタルｌ）Ｂ信
号発生方式の４ｉｆｆ安ケ示１゛ブロック図、第３図（
ａ）。 （Ｉ））はＲＯＭに格納されているデータ（））Ｂ信号
の１１更本値、およびプログラム）の内容乞示す説明図
、筆４図はデジタル父換方式におけるクロック信号、タ
イムスロット、ｉ、；よびデータの門係を示−３波形図
、第５図はこの発明のデジタルｌ） Ｂ信号発生方式の
一実施例を示すフロック図、第６図はマイクロプロセッ
サのフローチャート図であ４）。 １菌中、２０もまインタフェース’Ｂｔｕ、２１，２２
゜２３はマイクロプロセツザタ示す。 第１図 一一］ しぺ 一５′ 第２図 ０ 第３図 （ａ）
Claims (1)
- ＰＢ倍信号デジタルコードで発生するテンタル１）Ｉ３
信号発生方式において、前記ＰＢ倍信号相当するＰＣλ
１符号フードを予めマイクロプロセツサのＩＬ ＯＭ
／ｌ・負域、または別個０月１．０４，１格納しておき
、所定の、違み出し制御１１号があったとき前記格納さ
れているＰ ＣＭ符号コードを出力しでＩ）Ｂ（Ａ号を
発生させろことン特Ｃ救と一′４るデジタルＰＩ３信壮
発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15877082A JPS5949093A (ja) | 1982-09-14 | 1982-09-14 | デジタルｐｂ信号発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15877082A JPS5949093A (ja) | 1982-09-14 | 1982-09-14 | デジタルｐｂ信号発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5949093A true JPS5949093A (ja) | 1984-03-21 |
Family
ID=15678956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15877082A Pending JPS5949093A (ja) | 1982-09-14 | 1982-09-14 | デジタルｐｂ信号発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5949093A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145952A (ja) * | 1984-12-20 | 1986-07-03 | Oki Electric Ind Co Ltd | 信号音制御方式 |
| JPS6292562A (ja) * | 1985-10-17 | 1987-04-28 | Fujitsu Ltd | アンサ−バツクト−ン発生方式 |
| US6581429B1 (en) | 1999-03-31 | 2003-06-24 | Hitachi, Ltd. | Strip wiper device, strip wiping method, rolling mill and rolling method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121606A (en) * | 1978-03-14 | 1979-09-20 | Nec Corp | Multi-frequency signal generating device |
-
1982
- 1982-09-14 JP JP15877082A patent/JPS5949093A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121606A (en) * | 1978-03-14 | 1979-09-20 | Nec Corp | Multi-frequency signal generating device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145952A (ja) * | 1984-12-20 | 1986-07-03 | Oki Electric Ind Co Ltd | 信号音制御方式 |
| JPS6292562A (ja) * | 1985-10-17 | 1987-04-28 | Fujitsu Ltd | アンサ−バツクト−ン発生方式 |
| JPH0325112B2 (ja) * | 1985-10-17 | 1991-04-05 | Fujitsu Ltd | |
| US6581429B1 (en) | 1999-03-31 | 2003-06-24 | Hitachi, Ltd. | Strip wiper device, strip wiping method, rolling mill and rolling method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5949093A (ja) | デジタルｐｂ信号発生方式 | |
| JPS56143988A (en) | Electronic watch with alarm | |
| RU97112456A (ru) | Отвечающая система для обработки сигналов и способ для изготовления отвечающей системы | |
| JPS6379457A (ja) | 信号音トランク駆動回路 | |
| JPH0128354B2 (ja) | ||
| SU1254482A1 (ru) | Устройство дл формировани адреса команд | |
| SU1341640A1 (ru) | Устройство дл формировани сигналов прерывани | |
| SU1145342A1 (ru) | Микропрограммное устройство управлени | |
| US4959866A (en) | Speech synthesizer using shift register sequence generator | |
| JPH01280918A (ja) | インターバルタイマ | |
| JPS5744329A (en) | Control signal generating circuit | |
| JPS59231668A (ja) | 二重化クロツク信号切替方式 | |
| JPS61190631A (ja) | クロツク間隔制御方式 | |
| SU1287287A1 (ru) | Преобразователь перемещени в код | |
| ES457353A1 (es) | Metodo para controlar un codificador descodificador de modu-lacion por impulsos codificados que convierte senales analo-gicas entrantes en vocablos de modulacion por impulsos codi-ficados. | |
| RU1800445C (ru) | Устройство дл программного управлени | |
| SU1606975A1 (ru) | Устройство дл обработки прерываний | |
| RU1805500C (ru) | Запоминающее устройство | |
| JPH0526554Y2 (ja) | ||
| JPS6143302A (ja) | シ−ケンスコントロ−ラ | |
| JPS60230296A (ja) | 警報発生装置 | |
| JPH01270483A (ja) | 時分割通話路スイッチメモリ | |
| JPS6141198B2 (ja) | ||
| JPS5870354A (ja) | 割込制御方式 | |
| JPS57204962A (en) | Programmable logic controller |