JPS5946331B2 - カウントパルス発生回路 - Google Patents
カウントパルス発生回路Info
- Publication number
- JPS5946331B2 JPS5946331B2 JP16008376A JP16008376A JPS5946331B2 JP S5946331 B2 JPS5946331 B2 JP S5946331B2 JP 16008376 A JP16008376 A JP 16008376A JP 16008376 A JP16008376 A JP 16008376A JP S5946331 B2 JPS5946331 B2 JP S5946331B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output signal
- signals
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000000737 periodic effect Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
Description
【発明の詳細な説明】
本発明は速度、移動方向ならびに位置を制御するサーボ
回路に関し、特に情報処理用のシリアルプリンタ等に適
した回路であつて時々刻々と変化する位置を日だけ位相
差のある二相の信号より離散的に検出するカウントパル
ス発生回路に関する。
回路に関し、特に情報処理用のシリアルプリンタ等に適
した回路であつて時々刻々と変化する位置を日だけ位相
差のある二相の信号より離散的に検出するカウントパル
ス発生回路に関する。
従来例のカウントパルス発生回路を第１図に、その動作
波形図を第２図に示す。位相差が三ある二相の連続な周
期的アナログ位置信号Ａ。、Ｂｏは、それぞれレベル変
換回路１および２を介して、それぞれ論理レベル信号Ａ
ｌ、Ｂ、に変換される。この論理レベル信号Ａｌ、Ｂ１
はデコーダ３を介して翻訳されて、信号Ｔ。、Ｔ４、Ｔ
２、Ｔ３に変換され位相判別回路４の入力信号となる。
位相判別回路４は、これにより入力の位置信号Ａ。、Ｂ
ｏの位相関係を判別し位相判別信号Ｒ１、Ｒ２を発生さ
せる。これはデコーダ３の出力信号Ｔ２、Ｔ３を分岐し
てセット信号とし、位相判別信号Ｒ、、Ｒ２をリセット
信号としてＲ−Ｓラッチ回路５、６に与えられこれを作
動させる。それぞれのＲ−Ｓラッチ回路の出力信号Ｑ、
、Ｑ２はナンド回路７を介して信号Ｄを発生させる。こ
の信号Ｄの立ち上り部を別に入力されるクロックパルス
ＣＰに同期させて、Ｄ型フリップフロップ８および９、
インバータ１０）ナンド回路１１から成る波頭微分回路
によりカウントパルスＣＴを発生させている。すなわち
入力信号Ａ。、Ｂｏの位相関係が移動方向により異なる
ため、各移動方向に対応するＲ−Ｓラッチ回路５および
６の片方のみを実質的に作動させる形式となり、前記Ｒ
−Ｓラッチ回路５および６の各出力信号Ｑ１、Ｑ２をナ
ンド回路□によりー体化させ、波頭微分回路を介してカ
ウントパルスを発生させるよう構成されている。従つて
位相判別回路が必要となり、また移動方向による回路系
列の分化により回路構成が複雑化する欠点があつた。本
発明は位相差がＨある二相の連続な周期的アナログ位置
信号と論理レベル移動方向信号の両者を入力信号とする
回路を構成することにより、上記欠点を解決し、簡単か
つ確実にカウントパルスを発生することが可能な回路を
提供することを目的とする。
波形図を第２図に示す。位相差が三ある二相の連続な周
期的アナログ位置信号Ａ。、Ｂｏは、それぞれレベル変
換回路１および２を介して、それぞれ論理レベル信号Ａ
ｌ、Ｂ、に変換される。この論理レベル信号Ａｌ、Ｂ１
はデコーダ３を介して翻訳されて、信号Ｔ。、Ｔ４、Ｔ
２、Ｔ３に変換され位相判別回路４の入力信号となる。
位相判別回路４は、これにより入力の位置信号Ａ。、Ｂ
ｏの位相関係を判別し位相判別信号Ｒ１、Ｒ２を発生さ
せる。これはデコーダ３の出力信号Ｔ２、Ｔ３を分岐し
てセット信号とし、位相判別信号Ｒ、、Ｒ２をリセット
信号としてＲ−Ｓラッチ回路５、６に与えられこれを作
動させる。それぞれのＲ−Ｓラッチ回路の出力信号Ｑ、
、Ｑ２はナンド回路７を介して信号Ｄを発生させる。こ
の信号Ｄの立ち上り部を別に入力されるクロックパルス
ＣＰに同期させて、Ｄ型フリップフロップ８および９、
インバータ１０）ナンド回路１１から成る波頭微分回路
によりカウントパルスＣＴを発生させている。すなわち
入力信号Ａ。、Ｂｏの位相関係が移動方向により異なる
ため、各移動方向に対応するＲ−Ｓラッチ回路５および
６の片方のみを実質的に作動させる形式となり、前記Ｒ
−Ｓラッチ回路５および６の各出力信号Ｑ１、Ｑ２をナ
ンド回路□によりー体化させ、波頭微分回路を介してカ
ウントパルスを発生させるよう構成されている。従つて
位相判別回路が必要となり、また移動方向による回路系
列の分化により回路構成が複雑化する欠点があつた。本
発明は位相差がＨある二相の連続な周期的アナログ位置
信号と論理レベル移動方向信号の両者を入力信号とする
回路を構成することにより、上記欠点を解決し、簡単か
つ確実にカウントパルスを発生することが可能な回路を
提供することを目的とする。
本発明はカウントパルス回路の入力段に設けられたマル
チプレクサ回路により、マルチプレクサ回路以後のカウ
ントパルス発生回路の各構成回路を移動方向によらず共
通化することを特徴とする。
チプレクサ回路により、マルチプレクサ回路以後のカウ
ントパルス発生回路の各構成回路を移動方向によらず共
通化することを特徴とする。
次に本発明の一実施例について図面を参照して説明する
。第３図は本発明実施例の回路図を示し、第４図は第３
図に示す回路の各部の波形を示す。
。第３図は本発明実施例の回路図を示し、第４図は第３
図に示す回路の各部の波形を示す。
第４図ａは順方向移動時、ｂは逆方向移動時の波形図で
ある。第３図で、二相の位置信号Ａ。，ＢＯの一方ＡＯ
を入力信号として、レベル変換回路１の出力に同相およ
び逆相の出力信号Ａ，，Ａ，を得る。このレベル変換回
路１の一対の出力信号Ａｌ，八，をマルチプレクサ１２
に与え、移動方向信号Ｗにより相互に切り換えて出力信
号Ｔｘ，Ｔｙを得るよう構成されている。二相の位置信
号の他方の位置信号Ｂ。は同様にレベル変換回路２の入
力信号として与えられ、その出力に同相および逆相の出
力信号Ｂ，，Ｂ，を得る。前記マルチプレクサの出力信
号Ｔｘと前記レベル変換回路出力信号百，は０Ｒ回路１
３に導かれ、前記マルチプレクサの出力信号Ｔｙと前記
レベル変換回路出力信号Ｂ，は０Ｒ回路１４に導かれて
いる。この０Ｒ回路１３および１４の出力信号πおよび
内は百−百ラツチ回路１５にそれぞれりセツト信号およ
びセツト信号として結合されている。このπ−百ラツチ
回路１５の出力信号Ｑおよび別に入力端子に与えられる
カウントパルスＣＰは、Ｄタイプフリツプフロツプ８に
与えられている。このＤタイプフリツプフロツプ８の出
力信号Ｄ２は前記カウントパルスＣＰとともに、もう１
個のＤタイプフリツプフロツプ９に与えられ、このＤタ
イプフリツプフロツプ９の出力信号はインバータ１０を
介して前記Ｄタイプフリツプフロツプ８の出力信号Ｄ２
とともにナンド回路１１に導かれ、この出力がカウント
パルス端子ＣＴに導かれている。このように構成された
装置の動作を第４図に示す波形図を用いて説明する。
ある。第３図で、二相の位置信号Ａ。，ＢＯの一方ＡＯ
を入力信号として、レベル変換回路１の出力に同相およ
び逆相の出力信号Ａ，，Ａ，を得る。このレベル変換回
路１の一対の出力信号Ａｌ，八，をマルチプレクサ１２
に与え、移動方向信号Ｗにより相互に切り換えて出力信
号Ｔｘ，Ｔｙを得るよう構成されている。二相の位置信
号の他方の位置信号Ｂ。は同様にレベル変換回路２の入
力信号として与えられ、その出力に同相および逆相の出
力信号Ｂ，，Ｂ，を得る。前記マルチプレクサの出力信
号Ｔｘと前記レベル変換回路出力信号百，は０Ｒ回路１
３に導かれ、前記マルチプレクサの出力信号Ｔｙと前記
レベル変換回路出力信号Ｂ，は０Ｒ回路１４に導かれて
いる。この０Ｒ回路１３および１４の出力信号πおよび
内は百−百ラツチ回路１５にそれぞれりセツト信号およ
びセツト信号として結合されている。このπ−百ラツチ
回路１５の出力信号Ｑおよび別に入力端子に与えられる
カウントパルスＣＰは、Ｄタイプフリツプフロツプ８に
与えられている。このＤタイプフリツプフロツプ８の出
力信号Ｄ２は前記カウントパルスＣＰとともに、もう１
個のＤタイプフリツプフロツプ９に与えられ、このＤタ
イプフリツプフロツプ９の出力信号はインバータ１０を
介して前記Ｄタイプフリツプフロツプ８の出力信号Ｄ２
とともにナンド回路１１に導かれ、この出力がカウント
パルス端子ＣＴに導かれている。このように構成された
装置の動作を第４図に示す波形図を用いて説明する。
レベル変換回路１および２では、それぞれの入力Ａ。，
ＢＯが正の間は出力Ａｌ，Ｂｌに論理「１」を、出力λ
１，百，には論理［０」を送出し、負の間は出力Ａ，，
Ｂｌに論理「０」を、出力Ａ，，Ｂｌには論理「１」を
送出する。順方向移動時（第４図ａの場合）には移動方
向信号Ｗが論理「０」で、このときにはマルチプレクサ
１２で、入力Ａ，は出力Ｔｘに、Ｘ１は出力ＴＹに結合
されるよう動作する。信号ＴｘおよびＴＹと信号Ｂ１お
よびＢ１はオア回路１３および１４により選択されると
、それぞれ第４図に示すような信号Ｒ，Ｓが得られ、こ
れがＲＳラツチ回路１５のりセツトおよびセツト信号と
なる。従つてＲＳラツチ回路１５の出力には信号Ｑが現
われ、これより従来と同様の波頭微分回路によつてカウ
ントパルスＣＴが得られる。逆方向移動時（第４図ｂの
場合）には、移動方向信号Ｗが論理「１」で、このとき
にはマルチプレクサ１２で、入力Ａ１は出力ＴＹに、入
力Ａ１は出力Ｔｘに結合されるよう動作する。
ＢＯが正の間は出力Ａｌ，Ｂｌに論理「１」を、出力λ
１，百，には論理［０」を送出し、負の間は出力Ａ，，
Ｂｌに論理「０」を、出力Ａ，，Ｂｌには論理「１」を
送出する。順方向移動時（第４図ａの場合）には移動方
向信号Ｗが論理「０」で、このときにはマルチプレクサ
１２で、入力Ａ，は出力Ｔｘに、Ｘ１は出力ＴＹに結合
されるよう動作する。信号ＴｘおよびＴＹと信号Ｂ１お
よびＢ１はオア回路１３および１４により選択されると
、それぞれ第４図に示すような信号Ｒ，Ｓが得られ、こ
れがＲＳラツチ回路１５のりセツトおよびセツト信号と
なる。従つてＲＳラツチ回路１５の出力には信号Ｑが現
われ、これより従来と同様の波頭微分回路によつてカウ
ントパルスＣＴが得られる。逆方向移動時（第４図ｂの
場合）には、移動方向信号Ｗが論理「１」で、このとき
にはマルチプレクサ１２で、入力Ａ１は出力ＴＹに、入
力Ａ１は出力Ｔｘに結合されるよう動作する。
その他については同様に理解できるので説明を省略する
。従来回路で必要とした位相判別回路を必要とせず、レ
ベル変換信号Ａｌ，Ａｌ，Ｂ，，Ｂｌの波形前縁部ある
いは後縁部に波形割れ等の不確定な要素が生じても、信
号Ｑにはこれが影響することなく動作が確実となる。こ
こで、本発明による回路を従来回路と比較すると、本発
明による回路では、デコーダあるいは位相判別回路等の
特別の回路を使用することなく、フリツプフロツプ、切
換回路その他の極めて一般的な単純な回路のみの構成で
装置を実現することができるので、回路が簡単化経済化
される。本発明の回路はシリアルプリンタの位置制御に
使用され顕著な効果を得ることが確認された。
。従来回路で必要とした位相判別回路を必要とせず、レ
ベル変換信号Ａｌ，Ａｌ，Ｂ，，Ｂｌの波形前縁部ある
いは後縁部に波形割れ等の不確定な要素が生じても、信
号Ｑにはこれが影響することなく動作が確実となる。こ
こで、本発明による回路を従来回路と比較すると、本発
明による回路では、デコーダあるいは位相判別回路等の
特別の回路を使用することなく、フリツプフロツプ、切
換回路その他の極めて一般的な単純な回路のみの構成で
装置を実現することができるので、回路が簡単化経済化
される。本発明の回路はシリアルプリンタの位置制御に
使用され顕著な効果を得ることが確認された。
第１図は従来例の回路構成図。
第２図は第１図に示す従来例回路の動作波形図。第３図
は本発明実施例の回路構成図。第４図は第３図に示す実
施例回路の動作波形図。１，２・・・・・ルベル変換回
路、３・・・・・・デコーダ、４・・・・・・位相判別
回路、５，６・・・・・・ＲＳラツチ回路、７・・・・
・・ナンド回路、８，９・・・・・・Ｄ型フリツプフロ
ップ、１０・・・・・・インバータ回路、１１・・・・
・・ナンド回路、１２・・・・・・マルチプレクサ、１
３，１４・・・・・・オア回路、１５・・・・・・ＲＳ
ラッチ回路。
は本発明実施例の回路構成図。第４図は第３図に示す実
施例回路の動作波形図。１，２・・・・・ルベル変換回
路、３・・・・・・デコーダ、４・・・・・・位相判別
回路、５，６・・・・・・ＲＳラツチ回路、７・・・・
・・ナンド回路、８，９・・・・・・Ｄ型フリツプフロ
ップ、１０・・・・・・インバータ回路、１１・・・・
・・ナンド回路、１２・・・・・・マルチプレクサ、１
３，１４・・・・・・オア回路、１５・・・・・・ＲＳ
ラッチ回路。
Claims (1)
- １ 位相差がπ／２ある二相の連続な周期的アナログ位
置信号の一の相を入力信号としこの入力信号の極性によ
り一対の正負論理信号Ａ＿１，＠Ａ＠＿１を出力する第
一のレベル変換回路１と、移動方向信号Ｗに従つて前記
一対の正負論理信号Ａ＿１，＠Ａ＠＿１を切り換えて出
力信号とするマルチプレクサ１２と、前記位置信号の他
方の相を入力としこの入力信号の極性により一対の正負
論理信号Ｂ＿１，＠Ｂ＠＿１を出力する第二のレベル変
換回路２と、この第二のレベル変換回路２の一方の出力
信号＠Ｂ＠＿１と前記マルチプレクサ１２の一方の出力
信号Ｔｘとを入力信号とする第一のオア回路１３と、前
記第二のレベル変換回路２の他方の出力信号Ｂ＿１と前
記マルチプレクサ１２の他方の出力信号Ｔｙとを入力信
号とする第二のオア回路１４と、前記第一および第二の
オア回路（１３および１４）の各出力信号をそれぞれセ
ットおよびリセット入力とするＲＳラッチ回路１５と、
このＲＳラッチ回路の出力信号の前縁および後縁の少な
くとも一方に対してクロック信号に同期する波頭微分パ
ルスを発生させる波頭微分回路とを備えたカウントパル
ス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16008376A JPS5946331B2 (ja) | 1976-12-28 | 1976-12-28 | カウントパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16008376A JPS5946331B2 (ja) | 1976-12-28 | 1976-12-28 | カウントパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5383654A JPS5383654A (en) | 1978-07-24 |
| JPS5946331B2 true JPS5946331B2 (ja) | 1984-11-12 |
Family
ID=15707488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16008376A Expired JPS5946331B2 (ja) | 1976-12-28 | 1976-12-28 | カウントパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5946331B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58150818A (ja) * | 1982-03-03 | 1983-09-07 | Universal:Kk | 回転操作量検出回路 |
-
1976
- 1976-12-28 JP JP16008376A patent/JPS5946331B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5383654A (en) | 1978-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| US4317053A (en) | High speed synchronization circuit | |
| US3906195A (en) | Synchronous multi-purpose counter | |
| JPS5946331B2 (ja) | カウントパルス発生回路 | |
| JPS63232615A (ja) | クロツク切替回路 | |
| US5818274A (en) | Flip-flop circuit | |
| US4495630A (en) | Adjustable ratio divider | |
| JP2693798B2 (ja) | 制御信号発生回路 | |
| JP2923175B2 (ja) | クロック発生回路 | |
| JPH052016B2 (ja) | ||
| JPS6253539A (ja) | フレ−ム同期方式 | |
| JPH0445306Y2 (ja) | ||
| KR930002257B1 (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
| KR200141195Y1 (ko) | 카운터 오동작 방지회로 | |
| SU1177893A1 (ru) | Устройство для определения направления вращения вала | |
| KR930000452B1 (ko) | 비동기 펄스 파형의 동기화 회로 | |
| SU1534755A1 (ru) | Преобразователь угла поворота вала в длительность импульсов | |
| JPH0511459Y2 (ja) | ||
| JP2564300B2 (ja) | ダイナミツク型フリツプフロツプ | |
| JP2679471B2 (ja) | クロック切替回路 | |
| SU1267620A1 (ru) | Преобразователь угла поворота вала в код | |
| JP2910086B2 (ja) | パルス波形変換型ｄ／ａ変換回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JPH0537315A (ja) | π／２位相差信号発生回路 | |
| JPS59139881A (ja) | モ−タ制御用パルス同期化回路 |