JPH0537315A - π／２位相差信号発生回路 - Google Patents
π／２位相差信号発生回路Info
- Publication number
- JPH0537315A JPH0537315A JP3214382A JP21438291A JPH0537315A JP H0537315 A JPH0537315 A JP H0537315A JP 3214382 A JP3214382 A JP 3214382A JP 21438291 A JP21438291 A JP 21438291A JP H0537315 A JPH0537315 A JP H0537315A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- output
- circuit
- phase
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 π／２の位相差を有する一対の信号を発生す
る場合、回路内の信号伝搬路に寄生する寄生素子の影響
による高周波動作時の悪影響を除いて高速動作を可能と
する。 【構成】 クロック入力ｃを分周器１で１／２に分周し
てその正逆相信号ｄ，ｅを発生させる。２つのＴＦＦ
２，３の各トグル入力に信号ｄ，ｅを夫々入力し、これ
等ＴＦＦ２，３の出力ｆ，ｇをπ／２の位相差を有する
一対の信号とする。 【効果】 回路内に出力周波数と同一の周波数信号を伝
搬する経路がないので、寄生素子による悪影響を受け
ず、高速動作が可能となる。
る場合、回路内の信号伝搬路に寄生する寄生素子の影響
による高周波動作時の悪影響を除いて高速動作を可能と
する。 【構成】 クロック入力ｃを分周器１で１／２に分周し
てその正逆相信号ｄ，ｅを発生させる。２つのＴＦＦ
２，３の各トグル入力に信号ｄ，ｅを夫々入力し、これ
等ＴＦＦ２，３の出力ｆ，ｇをπ／２の位相差を有する
一対の信号とする。 【効果】 回路内に出力周波数と同一の周波数信号を伝
搬する経路がないので、寄生素子による悪影響を受け
ず、高速動作が可能となる。
Description
【０００１】
【技術分野】本発明はπ／２位相差信号発生回路に関
し、特に高周波動作をなすπ／２位相差信号発生回路に
関するものである。
し、特に高周波動作をなすπ／２位相差信号発生回路に
関するものである。
【０００２】
【従来技術】従来のこの種のπ／２位相差信号発生回路
は図３に示すような構成となっている。２つのＤＦＦ
（Ｄタイプフリップフロップ）６，７を設け、これ等Ｄ
ＦＦ６，７のクロック入力に外部からクロックａをバッ
ファ５を介して供給する。そして、ＤＦＦ７の反転Ｑ出
力をＤＦＦ６のデータ入力とし、ＤＦＦ６のＱ出力をＤ
ＦＦ７のデータ入力とする。
は図３に示すような構成となっている。２つのＤＦＦ
（Ｄタイプフリップフロップ）６，７を設け、これ等Ｄ
ＦＦ６，７のクロック入力に外部からクロックａをバッ
ファ５を介して供給する。そして、ＤＦＦ７の反転Ｑ出
力をＤＦＦ６のデータ入力とし、ＤＦＦ６のＱ出力をＤ
ＦＦ７のデータ入力とする。
【０００３】ＤＦＦ６，７のＱ出力ｂ，ｃが回路出力と
なり、互いにπ／２の位相差を有する一対の信号となる
のである。
なり、互いにπ／２の位相差を有する一対の信号となる
のである。
【０００４】図４は図３の回路の動作を示す波形図であ
り、（ａ）〜（ｃ）は図３の回路の各部信号ａ〜ｃの波
形を夫々対応して示している。
り、（ａ）〜（ｃ）は図３の回路の各部信号ａ〜ｃの波
形を夫々対応して示している。
【０００５】この様な従来の回路構成では、４分周動作
のリングカウンタ構成となっており、一方のＤＦＦの出
力を他方のＤＦＦの入力へ互いに帰還してリングカウン
タを構成しているので、２つのＤＦＦの間に回路出力と
同一の周波数の信号を伝搬する信号経路が存在すること
になる。
のリングカウンタ構成となっており、一方のＤＦＦの出
力を他方のＤＦＦの入力へ互いに帰還してリングカウン
タを構成しているので、２つのＤＦＦの間に回路出力と
同一の周波数の信号を伝搬する信号経路が存在すること
になる。
【０００６】この信号経路には、寄生容量や寄生抵抗な
どの寄生要素成分が生じる。この寄生要素は出力信号
ｂ，ｃ間の位相差に誤差を生じさせる原因となり、特に
動作周波数が大になればなるほど、その影響は大きくな
るという欠点がある。
どの寄生要素成分が生じる。この寄生要素は出力信号
ｂ，ｃ間の位相差に誤差を生じさせる原因となり、特に
動作周波数が大になればなるほど、その影響は大きくな
るという欠点がある。
【０００７】
【発明の目的】そこで、本発明はかかる従来技術の欠点
を解決すべくなされたものであって、その目的とすると
ころは、高周波動作に対しても出力信号間の位相差に誤
差を生じることがないπ／２位相差信号発生回路を提供
することにある。
を解決すべくなされたものであって、その目的とすると
ころは、高周波動作に対しても出力信号間の位相差に誤
差を生じることがないπ／２位相差信号発生回路を提供
することにある。
【０００８】
【発明の構成】本発明によるπ／２位相差信号発生回路
は、クロック信号を１／２分周して正相及び逆相の一対
の出力を発生する分周器と、前記正相出力を入力とし初
期設定機能を有する第１のトグルフリップフロップと、
前記逆相出力を入力とし初期設定機能を有する第２のト
グルフリップフロップとを含み、これ等第１及び第２の
トグルフリップフロップの各出力をπ／２位相差出力と
することを特徴とする。
は、クロック信号を１／２分周して正相及び逆相の一対
の出力を発生する分周器と、前記正相出力を入力とし初
期設定機能を有する第１のトグルフリップフロップと、
前記逆相出力を入力とし初期設定機能を有する第２のト
グルフリップフロップとを含み、これ等第１及び第２の
トグルフリップフロップの各出力をπ／２位相差出力と
することを特徴とする。
【０００９】
【実施例】以下に、図面を参照して本発明の実施例を説
明する。
明する。
【００１０】図１は本発明の実施例の回路図である。ク
ロックｃは１／２分周器１に入力されて分周され正相Ｑ
出力ｄ及び逆相Ｑ出力ｅの分周信号が生成される。
ロックｃは１／２分周器１に入力されて分周され正相Ｑ
出力ｄ及び逆相Ｑ出力ｅの分周信号が生成される。
【００１１】正相出力ｄは第１のＴＦＦ（トグルフリッ
プフロップ）２の入力となり、また逆相出力ｅは第２の
ＴＦＦ３の入力となっている。これ等ＴＦＦ２，３は共
に初期設定機能を有しており、そのリセット入力（Ｒ）
における初期設定信号ｂの供給タンミングに応答してＱ
出力ｆ，ｇが共に例えばハイレベルにセットされるよう
になっている。
プフロップ）２の入力となり、また逆相出力ｅは第２の
ＴＦＦ３の入力となっている。これ等ＴＦＦ２，３は共
に初期設定機能を有しており、そのリセット入力（Ｒ）
における初期設定信号ｂの供給タンミングに応答してＱ
出力ｆ，ｇが共に例えばハイレベルにセットされるよう
になっている。
【００１２】この初期設定信号ｂは初期化信号発生回路
４により生成されるが、外部からの指令信号ａに応答し
てこの初期化設定信号は発生される。この場合、外部指
令信号ａはクロックｃとは一般に非同期であるので、ク
ロックｃに同期して初期設定信号ｂが発生されるような
構成となっており、例えば、外部指令信号ａをデータ入
力とし１／２分周器１の反転Ｑ出力ｅをクロック入力と
するＤＦＦにより構成できる。
４により生成されるが、外部からの指令信号ａに応答し
てこの初期化設定信号は発生される。この場合、外部指
令信号ａはクロックｃとは一般に非同期であるので、ク
ロックｃに同期して初期設定信号ｂが発生されるような
構成となっており、例えば、外部指令信号ａをデータ入
力とし１／２分周器１の反転Ｑ出力ｅをクロック入力と
するＤＦＦにより構成できる。
【００１３】図２は図１の回路の動作を示すタイミング
チャートであり、（ａ）〜（ｇ）は図１の回路の各部信
号ａ〜ｇの波形を夫々対応して示している。
チャートであり、（ａ）〜（ｇ）は図１の回路の各部信
号ａ〜ｇの波形を夫々対応して示している。
【００１４】ＴＦＦ２，３は１／２分周器１の正相及び
逆相出力ｄ，ｅを夫々トグル入力としているので、両出
力ｆ，ｇはクロックｃの一周期分ずれて変化することに
なる。また両出力ｆ，ｇは共にクロックｃの４周期に対
して１周期であるので、両出力ｆ，ｇ間の位相関係はπ
／２ラジアン差を有する関係となるのである。
逆相出力ｄ，ｅを夫々トグル入力としているので、両出
力ｆ，ｇはクロックｃの一周期分ずれて変化することに
なる。また両出力ｆ，ｇは共にクロックｃの４周期に対
して１周期であるので、両出力ｆ，ｇ間の位相関係はπ
／２ラジアン差を有する関係となるのである。
【００１５】ＴＦＦ２，３はクロックｃを１／２分周し
た信号をトグル入力として夫々動作するので、従来回路
のＤＦＦと比較した場合には、最大周波数は１／２で良
いことになり、また出力周波数を有する信号を帰還する
経路が存在しないために、従来のような帰還経路に寄生
する素子により影響を受けることなく高速動作が可能と
なる。
た信号をトグル入力として夫々動作するので、従来回路
のＤＦＦと比較した場合には、最大周波数は１／２で良
いことになり、また出力周波数を有する信号を帰還する
経路が存在しないために、従来のような帰還経路に寄生
する素子により影響を受けることなく高速動作が可能と
なる。
【００１６】
【発明の効果】以上述べた如く、本発明によれば、クロ
ック信号を１／２分周した正逆信号を一対のＴＦＦのト
グル入力として、両ＴＦＦの出力をπ／２位相差出力と
したので、寄生素子が生じやすい出力周波数信号を帰還
する信号経路が存在せず、よって寄生素子の影響を受け
ずに高速動作可能な回路となるという効果がある。
ック信号を１／２分周した正逆信号を一対のＴＦＦのト
グル入力として、両ＴＦＦの出力をπ／２位相差出力と
したので、寄生素子が生じやすい出力周波数信号を帰還
する信号経路が存在せず、よって寄生素子の影響を受け
ずに高速動作可能な回路となるという効果がある。
【図１】本発明の実施例の回路図である。
【図２】図１の回路の動作を示す各部信号波形図であ
る。
る。
【図３】従来のπ／２位相差信号発生回路の例を示す図
である。
である。
【図４】図３の従来回路の動作を示す各部信号波形図で
ある。
ある。
１ １／２分周器 ２，３ ＴＦＦ ４ 初期化信号発生回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 クロック信号を１／２分周して正相及び
逆相の一対の出力を発生する分周器と、前記正相出力を
入力とし初期設定機能を有する第１のトグルフリップフ
ロップと、前記逆相出力を入力とし初期設定機能を有す
る第２のトグルフリップフロップとを含み、これ等第１
及び第２のトグルフリップフロップの各出力をπ／２位
相差出力とすることを特徴とするπ／２位相差信号発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214382A JPH0537315A (ja) | 1991-07-31 | 1991-07-31 | π／２位相差信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214382A JPH0537315A (ja) | 1991-07-31 | 1991-07-31 | π／２位相差信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537315A true JPH0537315A (ja) | 1993-02-12 |
Family
ID=16654864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214382A Pending JPH0537315A (ja) | 1991-07-31 | 1991-07-31 | π／２位相差信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537315A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7616042B2 (en) | 2004-12-16 | 2009-11-10 | Fujitsu Limited | Clock generator circuit, signal multiplexing circuit, optical transmitter, and clock generation method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268309A (ja) * | 1988-04-20 | 1989-10-26 | Mitsubishi Electric Corp | 二相クロツクジエネレータ |
-
1991
- 1991-07-31 JP JP3214382A patent/JPH0537315A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268309A (ja) * | 1988-04-20 | 1989-10-26 | Mitsubishi Electric Corp | 二相クロツクジエネレータ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7616042B2 (en) | 2004-12-16 | 2009-11-10 | Fujitsu Limited | Clock generator circuit, signal multiplexing circuit, optical transmitter, and clock generation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5914996A (en) | Multiple clock frequency divider with fifty percent duty cycle output | |
| JPH0629793A (ja) | 同期ディジタル論理回路 | |
| US5552732A (en) | High speed divide by 1.5 clock generator | |
| WO1990015480A1 (en) | Method and circuit for generating dependent clock signals | |
| JPS63232615A (ja) | クロツク切替回路 | |
| JPH0537315A (ja) | π／２位相差信号発生回路 | |
| US5315183A (en) | Synchronous phase detector circuit | |
| JPH01268309A (ja) | 二相クロツクジエネレータ | |
| KR100249019B1 (ko) | 주파수 분주회로 | |
| JPH0548432A (ja) | １／３分周回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JP4086568B2 (ja) | 位相比較回路 | |
| JPH03758Y2 (ja) | ||
| JP2743407B2 (ja) | クロックパルス発生回路 | |
| JPH05327435A (ja) | 半導体集積回路装置 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JPH1084277A (ja) | クロック生成回路 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH10190641A (ja) | クロック回路 | |
| JPH04246908A (ja) | フリップフロップ回路 | |
| JPH04160818A (ja) | 分周装置 | |
| JPS642247B2 (ja) | ||
| JPS60145724A (ja) | 論理回路 | |
| JPH04117818A (ja) | デジタルｐｌｌ回路 | |
| JPH0884068A (ja) | 分周回路 |