JPS5944589B2 - 検査機能をもつ試験パタ−ン発生器 - Google Patents
検査機能をもつ試験パタ−ン発生器Info
- Publication number
- JPS5944589B2 JPS5944589B2 JP53059383A JP5938378A JPS5944589B2 JP S5944589 B2 JPS5944589 B2 JP S5944589B2 JP 53059383 A JP53059383 A JP 53059383A JP 5938378 A JP5938378 A JP 5938378A JP S5944589 B2 JPS5944589 B2 JP S5944589B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- pattern
- test pattern
- test
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、半導体メモリを試験するための試験パターン
を効率良く検査することを可能にした検査機能をもつ試
験パターン発生器に関するものである。
を効率良く検査することを可能にした検査機能をもつ試
験パターン発生器に関するものである。
被試、験メモリのアドレス回路、デコーダ回路等の動作
不良や、メモリセル間の干渉による影響等を試験する為
に試験パターン発生器が用いられている。
不良や、メモリセル間の干渉による影響等を試験する為
に試験パターン発生器が用いられている。
このような試験パターン発生器からの試験パターンが低
速で出力される場合は、その試験パターンが正常に出力
されているか否かを判定することは比較的容易であるが
、近年被試験メモリの動作速度が非常に高速になつてい
るので、試験パターンもそれに対応して高速で出力され
ることになる。このような高速の試験パターンが正常に
出力されているか否かを判定することは従来全く実行さ
れていなかつた。本発明は、発生される試験パターンを
容易かつ効果的に検査し得るようにすることを目的とす
るものであり、以下実施例について詳細に説明する。
速で出力される場合は、その試験パターンが正常に出力
されているか否かを判定することは比較的容易であるが
、近年被試験メモリの動作速度が非常に高速になつてい
るので、試験パターンもそれに対応して高速で出力され
ることになる。このような高速の試験パターンが正常に
出力されているか否かを判定することは従来全く実行さ
れていなかつた。本発明は、発生される試験パターンを
容易かつ効果的に検査し得るようにすることを目的とす
るものであり、以下実施例について詳細に説明する。
第１図は本発明の実施例のブロック線図である。この実
施例は、試験パターンを発生するパターン発生部１、こ
のパターン発生部１で発生するパターンの検査に必要な
複数の検査信号群５から必要な信号を選択信号に従つて
選択する選択回路部２、選択された信号を計数するカウ
ンタ部３、このカウンタ部３の内容を表示する表示部４
よりなるものである。この動作は、あらかじめ所定の試
験パターンの検査に要する検査信号群５（例えば書込み
信号、読出し信号、特定パターンに同期したパターン同
期信号、フェイル信号、クロック信号’、タイマ動作信
号、インタラプト信号、特定のアドレスパターン信号等
）を選択信号に従つて選択回路部２により単一、もしく
は複数選ぶと共に、選ばれた信号をそのままあるいは任
意の論理（例えば複数の信号のＡＮＤ，ＮＯＲ，ＥＸ−
０Ｒ，０Ｒ等の論理）をとつて出力する。
施例は、試験パターンを発生するパターン発生部１、こ
のパターン発生部１で発生するパターンの検査に必要な
複数の検査信号群５から必要な信号を選択信号に従つて
選択する選択回路部２、選択された信号を計数するカウ
ンタ部３、このカウンタ部３の内容を表示する表示部４
よりなるものである。この動作は、あらかじめ所定の試
験パターンの検査に要する検査信号群５（例えば書込み
信号、読出し信号、特定パターンに同期したパターン同
期信号、フェイル信号、クロック信号’、タイマ動作信
号、インタラプト信号、特定のアドレスパターン信号等
）を選択信号に従つて選択回路部２により単一、もしく
は複数選ぶと共に、選ばれた信号をそのままあるいは任
意の論理（例えば複数の信号のＡＮＤ，ＮＯＲ，ＥＸ−
０Ｒ，０Ｒ等の論理）をとつて出力する。
パターン発生器の始動時には、パターン発生部１からの
制御信号ＣＯｎｔによつてカウンタ部３を初期化する。
そして試験パターン発生に伴つて検査信号群５が発生さ
れ、先に設定した選択回路部２の選択論理状態によつて
得られた信号（計数信号）Ｃｕｎｔをカウンタ部３へ送
出する。このカウンタ部３では選択回路部２からの計数
信号Ｃｕｎｔを受け、パターン発生部１からパターン発
生終了の制御信号ＣＯｎｔを得るまで計数を行なう。カ
ウンタ部３で計数された値は表示部４へ表示信号Ｄｓｐ
として送出されることにより、所定の試験パターンに対
する検査信号の計数値を表示する。試験パターンの検査
はこの表示値により所望の値と比較を行うことによつて
、正常に発生されたか否かを確認することができる。こ
の比較判定は目視或は比較回路により規定値と比較して
判定することができる。第２図に示すような汎用パター
ンの１例を用いて本実施例の適用例を説明する。
制御信号ＣＯｎｔによつてカウンタ部３を初期化する。
そして試験パターン発生に伴つて検査信号群５が発生さ
れ、先に設定した選択回路部２の選択論理状態によつて
得られた信号（計数信号）Ｃｕｎｔをカウンタ部３へ送
出する。このカウンタ部３では選択回路部２からの計数
信号Ｃｕｎｔを受け、パターン発生部１からパターン発
生終了の制御信号ＣＯｎｔを得るまで計数を行なう。カ
ウンタ部３で計数された値は表示部４へ表示信号Ｄｓｐ
として送出されることにより、所定の試験パターンに対
する検査信号の計数値を表示する。試験パターンの検査
はこの表示値により所望の値と比較を行うことによつて
、正常に発生されたか否かを確認することができる。こ
の比較判定は目視或は比較回路により規定値と比較して
判定することができる。第２図に示すような汎用パター
ンの１例を用いて本実施例の適用例を説明する。
同図はメモリの全ビツト１０″書込みを行ない、続けて
全ビツト読出しを行なう試験パターンの場合についての
ものであり、書込み回数はＮ回（Ｎ：メモリのビツト数
）、読出し回数はＮ回であり、それは、試１験パターン
作成時に既知である。したがつて、上述の動作例による
設定により、実時間で第２図の試験パターンを実行すれ
ば、選択回路部２で検査信号群の中から書込み信号を選
択した場合、Ｎの値があるいは読出し信号を選択した場
合、Ｎの値が表示部４の計数値として表示されればこの
試験パターンの書込みパターン数および読出しパターン
数が正常と判断できる。このように、本実施例によれば
所定の試験パターンの実時間動作の検査を行なえると共
に、新たに作成した試験パターンの検査を行なうことに
よつて訂正あるいは編集等の操作が容易かつ効率的に行
えることになる。以上説明したように、本発明は、パタ
ーン発生部１からの試験パターン発生に伴なう検査信号
群から所望の数の信号を選択し、論理処理を施す選択回
路部２で選択された信号をカウンタ部３で計数し、その
計数内容を表示部４で表示するもので、試験パターン発
生の為のプログラム作成時に予め計数値が判るので、試
験パターン発生時に於けるカウンタ部３の計数内容によ
り、試験パターンが正常に発生したか否かを判定するこ
とができるものである。従つて高速で試験パターンを発
生させる場合に於いても、実時間動作検査が行なえるこ
とになり、試験パターン発生器の信頼性を向上すること
ができる。又試験パターン発生の為のプログラム作成時
に於ける訂正及び編集も容易且つ効果的に行なうことが
できる利点がある。
全ビツト読出しを行なう試験パターンの場合についての
ものであり、書込み回数はＮ回（Ｎ：メモリのビツト数
）、読出し回数はＮ回であり、それは、試１験パターン
作成時に既知である。したがつて、上述の動作例による
設定により、実時間で第２図の試験パターンを実行すれ
ば、選択回路部２で検査信号群の中から書込み信号を選
択した場合、Ｎの値があるいは読出し信号を選択した場
合、Ｎの値が表示部４の計数値として表示されればこの
試験パターンの書込みパターン数および読出しパターン
数が正常と判断できる。このように、本実施例によれば
所定の試験パターンの実時間動作の検査を行なえると共
に、新たに作成した試験パターンの検査を行なうことに
よつて訂正あるいは編集等の操作が容易かつ効率的に行
えることになる。以上説明したように、本発明は、パタ
ーン発生部１からの試験パターン発生に伴なう検査信号
群から所望の数の信号を選択し、論理処理を施す選択回
路部２で選択された信号をカウンタ部３で計数し、その
計数内容を表示部４で表示するもので、試験パターン発
生の為のプログラム作成時に予め計数値が判るので、試
験パターン発生時に於けるカウンタ部３の計数内容によ
り、試験パターンが正常に発生したか否かを判定するこ
とができるものである。従つて高速で試験パターンを発
生させる場合に於いても、実時間動作検査が行なえるこ
とになり、試験パターン発生器の信頼性を向上すること
ができる。又試験パターン発生の為のプログラム作成時
に於ける訂正及び編集も容易且つ効果的に行なうことが
できる利点がある。
第１図は本発明の一実施例のプロツク線図、第２図は汎
用パターンによる動作説明図である。 １はパターン発生部、２は選択回路部、３はカウンタ部
、４は表示部である。
用パターンによる動作説明図である。 １はパターン発生部、２は選択回路部、３はカウンタ部
、４は表示部である。
Claims (1)
- １ 試験パターンを発生するパターン発生部、該パター
ン発生部より送出されパターンの検査に必要な複数の検
査信号群から必要な単一あるいは複数の信号を選択し論
理をとる選択回路部、該選択回路部により選択された信
号を計数するカウンタ部、該カウンタ部の内容を表示す
る表示部を備えたことを特徴とする検査機能をもつ試験
パターン発生器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53059383A JPS5944589B2 (ja) | 1978-05-18 | 1978-05-18 | 検査機能をもつ試験パタ−ン発生器 |
| US06/026,246 US4293950A (en) | 1978-04-03 | 1979-04-02 | Test pattern generating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53059383A JPS5944589B2 (ja) | 1978-05-18 | 1978-05-18 | 検査機能をもつ試験パタ−ン発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54150087A JPS54150087A (en) | 1979-11-24 |
| JPS5944589B2 true JPS5944589B2 (ja) | 1984-10-30 |
Family
ID=13111695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53059383A Expired JPS5944589B2 (ja) | 1978-04-03 | 1978-05-18 | 検査機能をもつ試験パタ−ン発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944589B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS614794U (ja) * | 1984-06-13 | 1986-01-13 | 寿美男 安藤 | 原料移送管の清掃具 |
-
1978
- 1978-05-18 JP JP53059383A patent/JPS5944589B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS614794U (ja) * | 1984-06-13 | 1986-01-13 | 寿美男 安藤 | 原料移送管の清掃具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54150087A (en) | 1979-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3892955A (en) | Program controlled testing system | |
| JPS6246036B2 (ja) | ||
| JPS5944589B2 (ja) | 検査機能をもつ試験パタ−ン発生器 | |
| JPS60258792A (ja) | ダイナミツクｒａｍ | |
| US4171765A (en) | Error detection system | |
| JPS57141760A (en) | Semiconductor information processor | |
| US5897653A (en) | Data tracing apparatus | |
| JPS61292298A (ja) | メモリ回路 | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JPS60181851A (ja) | 部分書込み制御方式 | |
| KR100336907B1 (ko) | 메모리 시험장치 | |
| JPS55113200A (en) | Checking method for ic memory | |
| JPS5838879B2 (ja) | フエイルメモリ | |
| JPS5452936A (en) | Memroy processor | |
| JPH0750155B2 (ja) | アルゴリズミツクパタ−ン発生装置 | |
| JPS58184663A (ja) | テスト装置 | |
| JPH0810724B2 (ja) | ゲ−トアレイ及びメモリを有する半導体集積回路装置 | |
| JP2599805B2 (ja) | Ｄｍａコントローラ | |
| JPS63129432A (ja) | プログラム・アドレス・トレ−ス装置 | |
| JPS63163542A (ja) | テスト回路 | |
| JPH0731919B2 (ja) | Ｐｒｏｍ検査装置 | |
| GB2023895A (en) | Error detection circuit | |
| JPS6045375B2 (ja) | Ｉｃ試験器用タイミング発生装置 | |
| SU1583884A1 (ru) | Устройство дл функционального контрол цифровых схем | |
| KR910006684Y1 (ko) | 중앙처리장치 신호 제어회로 |