JPS6045375B2 - Ｉｃ試験器用タイミング発生装置 - Google Patents

Description

【発明の詳細な説明】 この発明は例えばＩＣ化されたメモリ等を試験するＩ
Ｃ試験器用タイミング発生装置に関する。

例えばＩＣ化されたメモリの試験はメモリに各種のパ
ターン信号を与え、このパターン信号に対する応答出力
が予め決められた期待値と一致するか否かによつて正常
に動作するか否かを試験するようにしている。パターン
信号を被試験メモリに与えるに当つてパターン信号の内
容により各サイクルタイム内のタイミング位置が選択さ
れる。 第１図は従来のＩＣ試験器用タイミング発生装
置を示す。図中１は周期切換信号発生器を示し、これよ
り第２図Ａに示すような周期切換信号Ｐｏが出力され各
種のサイクルタイムＴｌ、Ｔ。、Ｔ。・・・・・・Ｔｎ
が決められる。２ａ、２ｂ、２ｃ、２ｄはそれぞれタイ
ミング情報を記憶したタイミング情報レジスタである。

この例では４つのレジスタ２ａ〜２ｄによつて４種類の
タイミングを用意した”場合を示すが実際には数■種類
のタイミング情報が用意される。３はタイミング情報選
択器である。

このタイミング情報選択器３は特に図示しないがパター
ン発生器から出力されるタイミング情報選択信号によつ
て制御されレジスタ２ａ〜２ｄに収納されたタイミング
情報の一つを選択し、その選択されたタイミング情報を
レジスタ４に供給し、このレジスタ４に指定したタイミ
ング情報を記憶させる。５はカウンタを示す。

このカウンタ５はクロック発生器６から供給されるクロ
ックを計数し、その計数値がレジスタ４に記憶したタイ
ミング情報と一致したとき一致回路７からタイミング信
号が取出される。カウンタ５は周期切換信号Ｐａの周期
の切換毎にリセットされる。よつて一致回路７からは周
期切換信号Ｐａの切換点（以下これをタイミングゼロと
称す）からタイミング情報選択器によつて選択されたタ
イミングでタイミング信号が取出され、このタイミング
信号がパターン発生器に設けられた波形整形回路（特に
図示しない）に供給されパターン信号が被試験１Ｃの端
子に与えられるタイミングを規定するようにしている。
図では１系統のタイミング信号を得る場合についてだけ
示したが、実際には選択器３、レジスタ牡カウンタ５、
一致回路７を一組とする組が被試験１Ｃの端子数だけ設
けられ、各組から端子に必要なタイミング信号を発生さ
せるように構成される。ところでレジスタ４に設定され
るタイミング情報は周期切摸信号Ｐａの切換毎に変更さ
れるのが普通である。

このためレジスタ４には周期切換信号Ｐａのタイミング
ゼロ毎にタイミング情報選択器３にて選択されるタイミ
ング情報を設定するようにしている。レジスタ４にタイ
ミング情報を設定するとき設定完了までに或る時間掛る
のが普通である。従つてこの設定完了までに要する時間
γ（第２図Ｂ）内にタイミング信号を得ることはできな
い。このためタイミングゼロの直後にタイミング信号を
必要とする試験ができない欠点がある。この発明の目的
はタイミングゼロの直後でもタイミング信号を得ること
ができるＩＣ試験器用タイミング信号発生装置を提供す
るにある。

この発明ではタイミングゼロの直後にタイミング信号を
得るように設定がなされたことを検出し．この検出信号
によつて周期切換信号Ｐａの切換時点より前のタイミン
グでレジスタ４にタイミング情報を書込むようにしたも
のである。

以下にこの発明の一実施例を図面にっいて詳細に説明す
る。

第３図はこの発明の一実施例を示す。

図中１は周期切換信号発生器２ａ，２ｂ，２ｃ，２ｄは
必要なタイミング情報を記憶したレジスタ、３はこの各
レジスタ２ａ〜２ｄに記憶されたタイミング情報を選択
してレジスタ４に与えるタイミング情報選択器、５はカ
ウンタ、６はクロック発生器、７は一致回路をそれぞれ
示す。この発明においては周期切換信号発生器１の出力
端子１ａからタイミングゼロの位相を持つ切換信号Ｐａ
（第４図Ａ）を得ると共に出力端子１ｂからこのタイミ
ングゼロの信号Ｐａより少なくともレジスタ４で設定が
完了するまでの時間τに相当する時間だけ位相が進めら
れ切換タイミングがノ速い信号Ｐｂ（第４図Ｂ）を得る
ように構成し、また選択器３にタイミングゼロから或る
時間、即ちレジスタ４の設定に要する時間τの間にある
タイミングが選択されたことを検出するタイミング検出
器を設ける。

このタイミング検出器を図中８・として示す。タイミン
グ検出器８が次の周期にレジスタ４に設定するタイミン
グが時間τより小さいことを検出するとその検出出力が
例えば「１」論理となる。タイミング検出器８の出力は
２個のアンドゲート９及び１０に供給される。２個のア
・ンドゲート９及び１０の内の一方は例えばインバータ
１１を通じてタイミング情報検出器８の検出出力が供給
される。

よつて検出器８の検出出力が「１」論理となるとアンド
ゲート９が開き１０が閉じる。アンドゲート９の他方の
入力端子には第４図Ｂに示した進み位相の切換信号Ｐ，
を供給し、アンドゲート１０の他方の入力端子には第４
図Ａに示したタイミングゼロの位相を持つ切換信号Ｐａ
を供給する。アンドケート９と１０の出力はオア回路１
２を通じてレジスタ４に供給し切換信号Ｐａ又はＰｂの
立下り時点でレジスタ４に選択器３で選択したタイミン
グ情報を設定するように構成する。このように構成する
ことによつて選択器８において選択するタイミングゼロ
から時間γより以後のタイミングであつた場合はタイミ
ング検出器８の出力が「０」論理であるからアンドゲー
ト１０が開けられる。

よつてレジスタ４は通常のタイミングゼロの位相を持つ
周期切換信号ＰＯの立下りによつて書換が行われる。こ
れに対しタイミング検出器８において選択器３がタイミ
ング情報レジスタ２ａ〜２ｄに記憶した情報から時間τ
より短かいタイミング位置を選択したことを検出すると
検出器８の出力は「１」論理となる。検出器８の出力が
「１」論理になるとアンドゲート１０が閉じアンドゲー
ト９が開く、よつて次の周期におけるレジスタ４への書
込みはタイミングゼロの位相より例えば時間γだけ進み
位相の切換信号Ｐｂの立下りによつて行われる。よつて
カウンタ５が次の周期のタイミングゼロから計数を始め
る時点ではレジスタ４には既にタイミング情報が設定さ
れていることとなる。従つてタイミングゼロから非常に
短かい時間内でもタイミング信号を得ることができ、各
周期内のタイミングゼロの直後からタイミング信号を発
生できるからタイミングゼロの直後にタイミング信号を
必要とする試験を行うことができる。以上説明したよう
にこの発明によれば周期の切換直後でもタイミング信号
を得ることができるから周期内を有効に使うことができ
、それだけ試験項目を増すことができる。

【図面の簡単な説明】

第１図は従来のＩＣ試験器用タイミング発生装置を説明
するための系統図、第２図はその動作の説明に供する波
形図、第３図はこの発明の一実施例を示す系統図、第４
図はその動作を説明するための波形図である。 １：周期信号発生器、２ａ〜２ｄ：タイミング情報レジ
スタ、３：タイミング情報選択器、４：レジスタ、５：
カウンタ、６：クロツク発生器、７：ー致回路、８：タ
イミング発生器。

Claims (1)

【特許請求の範囲】
1. １ 各種のタイミング情報を記憶した複数のタイミング
   情報レジスタと、該タイミング情報レジスタに記憶され
   たタイミング情報から所望のタイミング情報を選択する
   タイミング情報選択器と、該タイミング情報選択器によ
   つて選択されたタイミング情報を一時記憶するレジスタ
   と、周期切換信号の各周期の初期時点からのタイミング
   を計時するカウンタと、該カウンタによつて計時される
   タイミングと上記レジスタに記憶したタイミング情報と
   の一致をとりタイミング信号を送り出す一致回路とから
   成るＩＣ試験器用タイミング発生装置において、上記タ
   イミング情報選択器により選択されたタイミング情報が
   周期切換信号の初期時点からある時間内にあるか否かを
   検出するタイミング検出回路と、該タイミング検出回路
   において上記タイミング情報選択器によつて選択された
   タイミング情報が周期切換信号の初期時点から或る時間
   内にあることを検出したとき上記周期切換信号初期時点
   より速いタイミングで上記タイミング情報選択器で選択
   されたタイミング情報を上記レジスタに記憶させる第１
   ゲートと、上記タイミング検出回路において上記タイミ
   ング情報選択器によつて選択されたタイミング情報が周
   期切換信号の初期時点から或る時間外であることを検出
   したとき上記周期切換信号の初期時点のタイミングで上
   記タイミング情報選択器で選択されたタイミング情報を
   上記レジスタに記憶させる第２ゲートとを設けて成るＩ
   Ｃ試験用タイミング発生装置。