JPS594396A - くし型フイルタ回路 - Google Patents
くし型フイルタ回路Info
- Publication number
- JPS594396A JPS594396A JP11321282A JP11321282A JPS594396A JP S594396 A JPS594396 A JP S594396A JP 11321282 A JP11321282 A JP 11321282A JP 11321282 A JP11321282 A JP 11321282A JP S594396 A JPS594396 A JP S594396A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- trap
- signal
- switch
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、帯域通過型ＩＨディレィラインを用いて映像
信号から輝度信号とクロマ信号全分離するくし型フィル
タ回路に関し、特にくし型フィルタ回路のオン制御時に
於ける輝度信号の帯域補償およびくし型フィルタ回路の
オフ制御時に於けるクロマ信号に対するトラップ機能を
兼用させたトラップ回路を有するくし型フィルタ回路に
関するものである。
信号から輝度信号とクロマ信号全分離するくし型フィル
タ回路に関し、特にくし型フィルタ回路のオン制御時に
於ける輝度信号の帯域補償およびくし型フィルタ回路の
オフ制御時に於けるクロマ信号に対するトラップ機能を
兼用させたトラップ回路を有するくし型フィルタ回路に
関するものである。
テレビ受像機に於いては、映像信号から輝度信号とクロ
マ信号を分離する回路が設けられておジ、該回路部分に
くし型フィルタ回路が使用されている。そして、このく
し型フィルタ回路は、映像信号音ＩＨ時間遅延する帯域
通過型によるＩＨディレィラインの出力信号全映像信号
に加減算することによってクロマ信号と輝度信号を取や
出している。この場合、マイクロコンピュータの出力信
号等の様にインターリ−ピングされていない信号を扱う
際には、くシ型フィルタ回路全オフさせて使用している
。そして、くし型フィルタ回路のオフ時には、輝度信号
回路にクロマ信号用のトラップ回路全接続する必要があ
るとともに、くシ型フィルタ回路のオン時には輝度信号
の帯域補償全行なう必要がある。
マ信号を分離する回路が設けられておジ、該回路部分に
くし型フィルタ回路が使用されている。そして、このく
し型フィルタ回路は、映像信号音ＩＨ時間遅延する帯域
通過型によるＩＨディレィラインの出力信号全映像信号
に加減算することによってクロマ信号と輝度信号を取や
出している。この場合、マイクロコンピュータの出力信
号等の様にインターリ−ピングされていない信号を扱う
際には、くシ型フィルタ回路全オフさせて使用している
。そして、くし型フィルタ回路のオフ時には、輝度信号
回路にクロマ信号用のトラップ回路全接続する必要があ
るとともに、くシ型フィルタ回路のオン時には輝度信号
の帯域補償全行なう必要がある。
しかしながら、上述した回路に於いては、輝度信号回路
にトラップ回路と帯域補償回路を別々に設ける必要がめ
ル、これに伴なって回路が複雑化される問題を有してい
る。
にトラップ回路と帯域補償回路を別々に設ける必要がめ
ル、これに伴なって回路が複雑化される問題を有してい
る。
従って、不発明による目的は、輝度信号回路のクロマ信
号トラップ回路と帯域補償回路全兼用させたくし型フィ
ルタ回路全提供することである。以下、図面を用いて本
発明によるくし型フィルタ回路全詳細に説明する。
号トラップ回路と帯域補償回路全兼用させたくし型フィ
ルタ回路全提供することである。以下、図面を用いて本
発明によるくし型フィルタ回路全詳細に説明する。
第１図は本発明によるくし型フィルタ回路の一実施例を
示すブロック図でるる。同図に於いて１は図示しない映
像増幅回路から供給される映像信号全分岐する映像信号
分岐回路、２は映像信号分岐回路１から供給される映像
信号を１水平走査期間（ＩＨ）にわたって遅延する帯域
通過型の第１遅延回路、３はくし型フィルタ回路の動作
をオン・オフ制御する手動操作による切換スイッチ、４
は切換スイッチ３の出力信号によって制御される第１ス
イッチ回路であって、第１遅延回路２の出力信号をオン
・オフ制御する。５は切換スイッチ３の出力信号によっ
て制御される第２スイッチ回路であって、第１遅延回路
２の出力信号全オン・オフ制御する。５は映像信号分岐
回路１から出力される映像信号から第１スイッチ回路４
全介して供給される第１遅延回路２の出力信号を減算す
る減算回路であって、その出力信号はバンドパスフィル
タ７を介してクロマ信号Ｃとして図示しないクロマプロ
セス回路に供給される。８は映像信号分岐回路１から出
力される映像信号に第２スイッチ回路５を介して供給さ
れる第１遅延回路２の出力信号を加算する加算回路、９
は加算回路８の出力側に設けられてクロマ信号に対する
トラップおよび輝度信号に対する帯域補償を行なうトラ
ップ回路、１０は切換スイッチ３の出力を入力として作
動することにより、トラップ回路９を制御するトラップ
制御スイッチ、１１はトラップ回路９の出力信号を遅延
させて他の信号との位相合せ全行なう第２遅延回路であ
って、その出力信号は図示しないビデオプロセス回路に
輝度信号Ｙとして供給される。
示すブロック図でるる。同図に於いて１は図示しない映
像増幅回路から供給される映像信号全分岐する映像信号
分岐回路、２は映像信号分岐回路１から供給される映像
信号を１水平走査期間（ＩＨ）にわたって遅延する帯域
通過型の第１遅延回路、３はくし型フィルタ回路の動作
をオン・オフ制御する手動操作による切換スイッチ、４
は切換スイッチ３の出力信号によって制御される第１ス
イッチ回路であって、第１遅延回路２の出力信号をオン
・オフ制御する。５は切換スイッチ３の出力信号によっ
て制御される第２スイッチ回路であって、第１遅延回路
２の出力信号全オン・オフ制御する。５は映像信号分岐
回路１から出力される映像信号から第１スイッチ回路４
全介して供給される第１遅延回路２の出力信号を減算す
る減算回路であって、その出力信号はバンドパスフィル
タ７を介してクロマ信号Ｃとして図示しないクロマプロ
セス回路に供給される。８は映像信号分岐回路１から出
力される映像信号に第２スイッチ回路５を介して供給さ
れる第１遅延回路２の出力信号を加算する加算回路、９
は加算回路８の出力側に設けられてクロマ信号に対する
トラップおよび輝度信号に対する帯域補償を行なうトラ
ップ回路、１０は切換スイッチ３の出力を入力として作
動することにより、トラップ回路９を制御するトラップ
制御スイッチ、１１はトラップ回路９の出力信号を遅延
させて他の信号との位相合せ全行なう第２遅延回路であ
って、その出力信号は図示しないビデオプロセス回路に
輝度信号Ｙとして供給される。
この様に構成されたくし型フィルタ回路に於いて、切換
スイッチ３をオンにセットすると、第１．第２スイツチ
回路４．５がオンされる。
スイッチ３をオンにセットすると、第１．第２スイツチ
回路４．５がオンされる。
この状態に於いて図示しない映像増幅回路から映像信号
が供給されると、映像信号分岐回路１がこの映像信号全
分岐してその一部金第１遅延回路２に供給する。第１遅
延回路２は、入力される映像信号を１８時間にわたって
遅延した後に第１．第２スイツチ回路４，５を介して減
算回路６および加算回路８に供給する。この場合、減算
回路６には映像信号分岐回路１から映像信号が供給され
ているためにその両信号の差分が出力され、この出力信
号はバンドパスフィルタ７を介してクロマ信号として図
示しないクロマプロセス回路に供給される。
が供給されると、映像信号分岐回路１がこの映像信号全
分岐してその一部金第１遅延回路２に供給する。第１遅
延回路２は、入力される映像信号を１８時間にわたって
遅延した後に第１．第２スイツチ回路４，５を介して減
算回路６および加算回路８に供給する。この場合、減算
回路６には映像信号分岐回路１から映像信号が供給され
ているためにその両信号の差分が出力され、この出力信
号はバンドパスフィルタ７を介してクロマ信号として図
示しないクロマプロセス回路に供給される。
一方、加算回路８は、映像信号分岐回路１から供給され
る映像信号と第２スイッチ回路５を介して供給される＠
１遅延回路２の出力信号を加算して出力しており、この
加算出力が輝度信号となる。この場合、加算回路８の出
力側にはトラップ回路９が設けられており、切換スィッ
チ３０オン時にはトラップ回路制御用のトラップ制御ス
イッチ１０がオフされる。従って、トラップ回路９は予
め定められたトラップ減衰量となって加算回路８から出
力される輝度信号Ｏに対する帯域補償が行なわれる。こ
の様にして、帯域補償がなされた輝度信号は、第２遅延
回路１１に於いて他の信号との位相合せが行なわれた後
に図示しないビデオプロセス回路に供給される。
る映像信号と第２スイッチ回路５を介して供給される＠
１遅延回路２の出力信号を加算して出力しており、この
加算出力が輝度信号となる。この場合、加算回路８の出
力側にはトラップ回路９が設けられており、切換スィッ
チ３０オン時にはトラップ回路制御用のトラップ制御ス
イッチ１０がオフされる。従って、トラップ回路９は予
め定められたトラップ減衰量となって加算回路８から出
力される輝度信号Ｏに対する帯域補償が行なわれる。こ
の様にして、帯域補償がなされた輝度信号は、第２遅延
回路１１に於いて他の信号との位相合せが行なわれた後
に図示しないビデオプロセス回路に供給される。
次に、インターリ−ピングされていない例えばマイクロ
コンピュータの出力信号を表示するに際して切換スイッ
チ３全オフすると、まず第１、第２スイツチ回路４，５
がオフされて減算回路６および加算回路８への第１遅延
回路２０゛出力供給全阻止する事によってくし型フィル
タとしての動作がオフされる。従って、加算回路・８は
映像信号分岐回路１から供給される映像信号音そのまま
トラップ（ロ）路９に供給することになる。この場合、
トラップ制御スイッチ１０は切換スイッチ３のオフ時に
オン制御される様に構成されている。そして、このトラ
ップ制御スイッチ１０がオンされると、トラップ回路９
に設けられている（９）示しないトラップ減衰量制御抵
抗全短絡してクロマ信号に対するトラップとして作動す
る。よって、上記構成に於いては、切換スイッチ３のオ
ン時にはｉｌ 、第２スイツチ回路４．５が作動してく
し型フィルタとして作動することによりクロマ信号Ｃと
輝度信号Ｙの分離が行なわれるとともに、トラップ回路
９の減衰量が制御抵抗による設定値に制御されて輝度信
号Ｙに対する帯域補償がなされる。そして、切換スイッ
チ３をオフすると、くシ型フィルタとしての機能が停止
されるとともに、トラップ制御スイッチ１０がトラップ
回路９のトラップ減衰量制御抵抗全短絡してクロマ信号
に対するトラップ回路として作動するために帯域補償回
路とトラップ回路が兼用されていることになる。
コンピュータの出力信号を表示するに際して切換スイッ
チ３全オフすると、まず第１、第２スイツチ回路４，５
がオフされて減算回路６および加算回路８への第１遅延
回路２０゛出力供給全阻止する事によってくし型フィル
タとしての動作がオフされる。従って、加算回路・８は
映像信号分岐回路１から供給される映像信号音そのまま
トラップ（ロ）路９に供給することになる。この場合、
トラップ制御スイッチ１０は切換スイッチ３のオフ時に
オン制御される様に構成されている。そして、このトラ
ップ制御スイッチ１０がオンされると、トラップ回路９
に設けられている（９）示しないトラップ減衰量制御抵
抗全短絡してクロマ信号に対するトラップとして作動す
る。よって、上記構成に於いては、切換スイッチ３のオ
ン時にはｉｌ 、第２スイツチ回路４．５が作動してく
し型フィルタとして作動することによりクロマ信号Ｃと
輝度信号Ｙの分離が行なわれるとともに、トラップ回路
９の減衰量が制御抵抗による設定値に制御されて輝度信
号Ｙに対する帯域補償がなされる。そして、切換スイッ
チ３をオフすると、くシ型フィルタとしての機能が停止
されるとともに、トラップ制御スイッチ１０がトラップ
回路９のトラップ減衰量制御抵抗全短絡してクロマ信号
に対するトラップ回路として作動するために帯域補償回
路とトラップ回路が兼用されていることになる。
第２図は第１図に示すブロック図ケ具体化した回路図で
ある。第２図に於いて、映像信号分岐回路１は、映像信
号を増幅するトランジスタ１２全有しており、その出力
信号を抵抗１３゜１４によって分割して加・減算用の映
像信号ＡとＩＨディレー用の映像信号Ｂ’ｚ取り出して
いる。第１遅延回路２は、ＩＨの遅延素子１５と、その
出力側に設けられた抵抗１６．コンデンサ１６と、位相
調整用コイル１８とによって構成されている。切換スイ
ッチ３は電源＋Ｂ側に接続するとくし型フィルタに対す
るオフ制御となり、またアース側に接続するとオン制御
となる。
ある。第２図に於いて、映像信号分岐回路１は、映像信
号を増幅するトランジスタ１２全有しており、その出力
信号を抵抗１３゜１４によって分割して加・減算用の映
像信号ＡとＩＨディレー用の映像信号Ｂ’ｚ取り出して
いる。第１遅延回路２は、ＩＨの遅延素子１５と、その
出力側に設けられた抵抗１６．コンデンサ１６と、位相
調整用コイル１８とによって構成されている。切換スイ
ッチ３は電源＋Ｂ側に接続するとくし型フィルタに対す
るオフ制御となり、またアース側に接続するとオン制御
となる。
これは、第１．第２スイツチ回路４，５が１個のトラン
ジスタ１９によって兼用されていて、このトランジスタ
１９が切換スイッチ３の出力によってオンされると、第
１遅延回路２の出力信号がコンデンサ２１全介してアー
スに落される様に構成されているためである。
ジスタ１９によって兼用されていて、このトランジスタ
１９が切換スイッチ３の出力によってオンされると、第
１遅延回路２の出力信号がコンデンサ２１全介してアー
スに落される様に構成されているためである。
次に、減算回路６と加算回路８は差部回路全構成するト
ランジスタ２２．２３と、抵抗２４〜２８および位相調
整用ボリウム２９とによって構成されている。トラップ
回路９はコイル３０、コンデンサ３１および減衰量制御
抵抗３２の直列体によって構成されている。そして、ト
ラップ制御スイッチ１０は減衰量制御抵抗３２に対して
並列に設けられて切換スイッチ３の出力によりオンとな
るトランジスタ３３によって構成されている。
ランジスタ２２．２３と、抵抗２４〜２８および位相調
整用ボリウム２９とによって構成されている。トラップ
回路９はコイル３０、コンデンサ３１および減衰量制御
抵抗３２の直列体によって構成されている。そして、ト
ラップ制御スイッチ１０は減衰量制御抵抗３２に対して
並列に設けられて切換スイッチ３の出力によりオンとな
るトランジスタ３３によって構成されている。
以上説明した様に、本発明によるくし型フィルタ回路は
、くシ型フィルタの輝度信号回路にトラップ回路を設け
、くシ型フィルタのオン・オフ制御用の信号を用いてト
ラップ回路に於ける減衰量制御抵抗の抵抗値を制御（シ
ョート）するものであるために、このトラップ回路に輝
度信号に対する帯域補償作用とクロマ信号のトラップ作
用を兼用させることが出来るものであり、これに伴なっ
て回路が大幅に簡略化式れる優れた効果を有する。
、くシ型フィルタの輝度信号回路にトラップ回路を設け
、くシ型フィルタのオン・オフ制御用の信号を用いてト
ラップ回路に於ける減衰量制御抵抗の抵抗値を制御（シ
ョート）するものであるために、このトラップ回路に輝
度信号に対する帯域補償作用とクロマ信号のトラップ作
用を兼用させることが出来るものであり、これに伴なっ
て回路が大幅に簡略化式れる優れた効果を有する。
第１図は本発明によるくし型フィルタ回路の一実施例金
示すブロック図、第２図は第１図に示すブロック図の具
体的な回路図である。 １・・・映像信号分岐回路、２・・・第１遅延回路、３
・・・切換スイッチ、４，５・・・第１．第２スイツチ
、６・・・減算回路、７・・・バンドパスフィルタ、８
・・・加算回路、９・・・トラップ回路、■０・・・ト
ラップ制御回路、１１・・・第２遅延回路。 出 願 人 新日不電気株式会社
示すブロック図、第２図は第１図に示すブロック図の具
体的な回路図である。 １・・・映像信号分岐回路、２・・・第１遅延回路、３
・・・切換スイッチ、４，５・・・第１．第２スイツチ
、６・・・減算回路、７・・・バンドパスフィルタ、８
・・・加算回路、９・・・トラップ回路、■０・・・ト
ラップ制御回路、１１・・・第２遅延回路。 出 願 人 新日不電気株式会社
Claims (1)
- （１）入力される映像信号音１水平走査期間にわたって
遅延はせる第１遅延回路と、入力される映像信号から前
記第１遅延回路の出力信号を減算することによりクロマ
信号を取り出す減算回路と、入力される映像信号に前記
第１遅延回路の出力全加算することにより輝度信号を取
り出す加算回路と、この加算回路に接続されて輝度信号
に減衰量制御抵抗によって設定される帯域補償を行なう
トラップ回路と、くし型フィルタのオン−オフ動作制御
全行なう切換スイッチと、この切換スイッチの出力によ
り制御されて前記第１遅延回路から減算および加算回路
に供給される遅延信号音オン−オフ制御するスイッチ回
路と、前記切換スイッチの出力により作動してトラップ
回路の減衰量制御抵抗を短絡することにより、＜シ型フ
ィルタのオフ時に゛前記トラツブ回路全クロマ信号に対
するトラップとして作用させるトラップ制御回路とを備
えたこと全特徴とするくし型フィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11321282A JPS594396A (ja) | 1982-06-30 | 1982-06-30 | くし型フイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11321282A JPS594396A (ja) | 1982-06-30 | 1982-06-30 | くし型フイルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594396A true JPS594396A (ja) | 1984-01-11 |
| JPH0359629B2 JPH0359629B2 (ja) | 1991-09-11 |
Family
ID=14606400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11321282A Granted JPS594396A (ja) | 1982-06-30 | 1982-06-30 | くし型フイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594396A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637088A (ja) * | 1986-06-27 | 1988-01-12 | Matsushita Electric Ind Co Ltd | ノツチフイルタ−のスイツチ回路 |
| JPH02177689A (ja) * | 1988-12-27 | 1990-07-10 | Matsushita Electric Ind Co Ltd | フィルタ制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574285A (en) * | 1978-11-30 | 1980-06-04 | Matsushita Electric Ind Co Ltd | Separator for luminance and chroma signal |
-
1982
- 1982-06-30 JP JP11321282A patent/JPS594396A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574285A (en) * | 1978-11-30 | 1980-06-04 | Matsushita Electric Ind Co Ltd | Separator for luminance and chroma signal |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637088A (ja) * | 1986-06-27 | 1988-01-12 | Matsushita Electric Ind Co Ltd | ノツチフイルタ−のスイツチ回路 |
| JPH02177689A (ja) * | 1988-12-27 | 1990-07-10 | Matsushita Electric Ind Co Ltd | フィルタ制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0359629B2 (ja) | 1991-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS594396A (ja) | くし型フイルタ回路 | |
| US4190806A (en) | Circuit arrangement for the selective compression or expansion of the dynamic range of a signal | |
| KR910005705A (ko) | 적응형 콤필터 및 비디오신호성분 분리방법 | |
| USRE28774E (en) | White balance control system | |
| GB991446A (en) | A control signal generator for diversity reception | |
| NL8102486A (nl) | Inrichting voor audiosignalen en voorzien van een keten voor het buitenwerking stellen van toonregeling. | |
| JP2770561B2 (ja) | ミュート回路 | |
| JPS58175320A (ja) | オ−デイオシステム接続制御方式 | |
| JP2520679B2 (ja) | 音振動式フロ―センサの調整方法 | |
| KR970004200B1 (ko) | 멀티 시스템의 휘도 신호 분리회로 | |
| JPH01212973A (ja) | アパーチャ回路 | |
| KR920003404Y1 (ko) | 멀티 방식의 칼라 트랩 스위칭회로 | |
| SU1628225A1 (ru) | Устройство дл настройки декодера сигнала цветного изображени | |
| KR890006334Y1 (ko) | 다방식 음성수신 중간 주파회로 | |
| JPH0224406B2 (ja) | ||
| JPH06189343A (ja) | ドライバー出力回路 | |
| JPH0119454Y2 (ja) | ||
| JPH06292229A (ja) | 櫛形フィルタ回路 | |
| JP3175065B2 (ja) | 映像切換回路 | |
| KR0132822B1 (ko) | 중간 주파수 시스템 | |
| JPH0416077A (ja) | カラーテレビジョン受信機の音声回路 | |
| JP2976444B2 (ja) | くし型フィルター用信号系統切替回路 | |
| JPS63146679A (ja) | カラ−撮像装置 | |
| KR900003859A (ko) | 영상녹화 재생기기의 영상신호 입출력회로 | |
| JPS6211376A (ja) | キ−イング信号の位相調整回路 |