KR0132822B1 - 중간 주파수 시스템 - Google Patents
중간 주파수 시스템Info
- Publication number
- KR0132822B1 KR0132822B1 KR1019940024767A KR19940024767A KR0132822B1 KR 0132822 B1 KR0132822 B1 KR 0132822B1 KR 1019940024767 A KR1019940024767 A KR 1019940024767A KR 19940024767 A KR19940024767 A KR 19940024767A KR 0132822 B1 KR0132822 B1 KR 0132822B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- resistor
- intermediate frequency
- output
- gain control
- Prior art date
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
본 발명은 중간 주파수 시스템을 공개한다. 그 시스템은 입력되는 중간 주파수신호를 제 1 기준 바이어스 신호와 비교하여 증폭하여 일정한 레벨의 신호를 출력하기 위한 중간 주파수 증폭수단, 상기 중간 주파수 증폭된 신호를 검파하여 복합 영상 버스트 신호를 발생하기 위한 곱셈수단, 상기 복합 영상 버스트 신호를 입력하여 상기 중간 주파수 증폭수단에 상기 제 1기준 바이어스 신호를 공급하기 위한 제 1자동 이득 제어수단, 상기 복합 영상 버스트 신호와 외부의 영상신호를 입력하여 스위칭하기 위한 스위칭 수단, 상기 스위칭 수단의 출력 신호를 버퍼링하기 위한 버퍼수단, 상기 버퍼수단의 출력신호와 제 2기준 바이어스 신호를 입력하고 증폭하여 최종적인 복합영상 버스트 신호를 출력하기 위한 자동 이득 제어 증폭수단, 상기 자동 이득 제어 증폭수단의 출력신호를 입력하여 상기 자동 이득 제어 증폭수단에 상기 제 2기준 바이어스 신호를 제공하기 위한 제 2자동 이득 제어수단으로 구성되어 있다. 따라서, 안정된 복합 영상 버스트 신호를 후단으로 공급할 수 있다.
Description
제1도는 종래의 중간 주파수 시스템의 블럭도이다.
제2도는 제1도에 나타낸 블럭도의 입력전압에 대한 출력전압의 특성을 나타내는 그래프이다.
제3도는 본 발명의 중간 주파수 시스템의 블럭도이다.
제4도는 제3도에 나타낸 이득 제어 증폭기의 회로도이다.
제5도는 제3도에 나타낸 블럭도의 입력전압에 대한 출력전압의 특성을 나타내는 그래프이다.
본 발명은 중간 주파수 시스템에 관한 것으로, 특히 이중 자동 이득 제어 증폭기를 가지는 중간 주파수 시스템에 관한 것이다. 종래의 중간 주파수 시스템은 입력된 중간 주파수 신호(IF : Intermediate Frequency)에서 복합 비데오 버스트 신호(CVBS : Composite Video Burst Signal) 출력을 검파하는 동안에만 자동 이득 제어루프(AGC : Automatic Gain Control Loop)로 이득을 정하기 때문에 텔레비젼 시스템에 있어서 가장 중요한 특성중의 하나인 칼라 수신감도 및 제반특성에 열화를 가져올 수 있다. 제1도는 종래의 중간 주파수 시스템의 블럭도이다.
제1도에 있어서, 중간 주파수 시스템은 안테나(10), 튜너(20), 증폭기(30), 필터(40), 영상 중간 주파수 증폭기(50), 곱셈기(60), 자동 이득 제어기(70), 및 증폭기(80)으로 구성되어 있다.
상기 구성의 동작을 설명하면 다음과 같다. 먼저 안테나(10)를 통하여 신호를 수신한다. 튜너(20)는 수신된 신호에서 특정 주파수 대역의 신호만을 수신하기 위하여 조절한다. 증폭기(30)는 상기 튜너(20)에 의해서 맞추어진 주파수 대역의 신호를 증폭한다. 필터(40)는 증폭기(30)의 출력신호를 필터링하여 신호(Vi)를 출력한다. 영상 중간 주파수 증폭기(50)는 필터링된 신호(Vi)의 중간 주파수 신호를 증폭한다. 곱셈기(60)는 영상 중간 주파수 증폭기(50)의 출력신호를 입력하여 검파하여 복합 영상 버스트 신호(CVBS : Composite Video Burst Signal)를 출력한다. 증폭기(80)은 복합 영상 버스트 신호를 증폭하여 신호(Va)를 출력한다. 자동 이득 제어기(70)는 검파된 복합 영상 버스트 신호를 기준 바이어스 신호와 비교하여 항상 일정한 레벨의 복합 영상 버스트 신호를 얻기 위하여 영상 중간 주파수 증폭기(50)의 이득을 조정한다. 제2도는 제1도에 나타낸 종래의 중간 주파수 시스템의 전압신호(Vi)에 대한 전압 신호(Va)의 관계를 나타내는 그래프이다. 정상상태의 출력레벨이 2Vp-p가 되는 지점에서 전압신호(Vi)의 레벨이 서서히 줄어들게 되면 -3dB 포인트(1.414 Vp-p)가 되는 입력 레벨은 약 100μVrms 정도가 되게 된다.
이때부터 후단으로 전달되는 복합영상 버스트 신호(Va)가 선형적으로 감소하게 되며 이 영향은 색이 떨어지거나, 영상의 왜곡으로 나타나게 된다. 이와 같은 종래의 중간 주파수 시스템은 중간 주파수 신호에서 복합 영상 버스트 신호를 검파하는 기간동안에만 자동이득 제어 루프(1)로 이득을 정하기 때문에 텔레비젼 시스템에 있어서 가장 중요한 특성중의 하나인 칼라 수신감도 및 제반 특성에 열화를 가져올 수 있다. 특히 난시청 지역 또는 수신감도가 약한 지역 같은 경우에는 칼라 텔레비젼을 시청하면서 색이 떨어지거나, 영상의 왜곡현상이 나타날 수 있다.
따라서, 본 발명의 목적은 색이 떨어지는 현상이나, 영상이 왜곡되는 현상을 개선할 수 있는 복합 비데오 버스트 신호출력을 후단으로 공급하는 중간 주파수 시스템을 제공하는데 있다. 이와 같은 목적을 달성하기 위한 중간 주파수 시스템은 입력되는 중간 주파수신호를 제 1기준 바이어스 신호와 비교하여 증폭하여 일정한 레벨의 신호를 출력하기 위한 중간 주파수 증폭수단, 상기 중간 주파수 증폭된 신호를 검파하여 복합 영상 버스트 신호를 발생하기 위한 곱셈수단, 상기 복합 영상 버스트 신호를 입력하여 상기 중간 주파수 증폭수단에 상기 제 1기준 바이어스 신호를 공급하기 위한 제 1자동 이득 제어수단, 상기 복합 영상 버스트 신호와 외부의 영상신호를 입력하여 스위칭하기 위한 스위칭 수단, 상기 스위칭 수단의 출력신호를 버퍼링하기 위한 버퍼수단, 상기 버퍼수단의 출력신호와 제 2기준 바이어스 신호를 입력하고 증폭하여 최종적인 복합 영상 버스트 신호를 출력하기 위한 자동 이득 제어 증폭수단, 상기 자동 이득 제어 증폭수단의 출력신호를 입력하여 상기 자동 이득 제어 증폭수단에 상기 제 2기준 바이어스 신호를 제공하기 위한 제 2자동 이득 제어수단을 구비한 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명의 중간 주파수 시스템을 설명하면 다음과 같다. 제3도는 본 발명의 중간 주파수 시스템의 블럭도이다. 제3도에 있어서발명의 중간 주파수 시스템은 종래의 중간 주파수 시스템에 오디오/비데오 스위치(90), 버퍼(100), 자동이득 제어 증폭기(110), 자동이득 제어기(120)을 더 구비하고 있다. 상기 구성의 동작을 설명하면 다음과 같다. 오디오/비데오 스위치(90)는 제1도에 나타낸 종래의 중간 주파수 시스템의 출력신호(Va)와 외부로부터의 비데오 신호를 스위칭하여 신호(Vb)를 출력한다. 버퍼(100)는 신호(Vb)를 입력하여 버퍼링된 복합 영상 버스트 신호를 출력한다. 자동 이득 제어 증폭기(110)는 버퍼링된 신호를 입력하여 자동 이득 제어 증폭하여 최종적인 복합 영상 버스트 신호(Vc)를 출력한다. 자동 이득제어기(120)는 최종적인 복합 영상 버스트 신호(Vc)를 입력하여 지역통과 필터링하여 고주파수 신호를 제거하고 기준 바이어스 신호와 비교하여 항상 일정한 출력을 자동 이득 제어 증폭기(110)에 제공한다. 즉, 본 발명은 루프(1) 이외에 다른 하나의 루프(2)를 더 가지도록 구성되어 있다. 제4도는 제3도에 나타낸 자동 이득 제어 증폭기의 일실시예의 회로도이다. 제4도에 있어서, 자동 이득 제어 증폭기는 바이폴라 트랜지스터들(Q1, Q2, Q3), NMOS 트랜지스터들(M1,M2,M3), 저항들(R1,R2,R3,R4,R5,R6,R7,R8,R9,R10), 및 증폭기들(200, 210)으로 구성되어있다. 상기 구성의 동작을 설명하면 다음과 같다. 버퍼(100)의 출력신호에 응답하여 NMOS트랜지스터(M1, M2, M3)를 제어하며 각 NMOS 트랜지스터들(M1, M2, M3)을 제어하는 제어신호는 버퍼(100)의 출력신호와 접지전압 사이에 직렬 연결된 다이오우드의 구성을 가지는 바이폴라 트랜지스터(Q1, Q2, Q3)의 각 공통 노드에 걸리는 전압신호이다.
즉, 자동 이득 제어 증폭기의 이득 조절은 NMOS 트랜지스터(M1, M2, M3)를 스위칭하여 조정하며 이득 제어 범위는 아래와 같다. 만일, NMOS 트랜지스터들(M1, M2, M3)이 모두 온되었다면, 이득이 최대가 되어 Gmax = R5/(R1//R2//R3//R4)이 된다. (//로 표시한 것은 병렬 연결을 의미한다.) 만일, NMOS트랜지스터들(M1, M2, M3)가 모두 오프되었다면, 이득이 최소가 되어 Gmax = R5/R1 이 된다.
제5도는 제3도에 나타낸 본 발명의 중간 주파수 시스템의 입력전압에 대한 출력전압의 관계를 나타내는 그래프이다. 제5도로부터 알 수 있듯이, 정상상태의 출력 레벨이 2Vp-p가 되는 지점에서 전압신호(Vi)로 입력되는 레벨이 서서히 줄어들게 되면 -3dB 포인트가 되는 입력레벨이 약 40 μVrms 정도가 된다. 즉, 제2도에 나타낸 종래의 입력전압에 대한 출력전압의 관계를 나타내는 그래프와 비교하여 볼 때, -3dB 포인트가 왼편으로 수평 이동하였음을 알 수 있다. 따라서, 본 발명의 중간 주파수 시스템은 약신호가 입력되거나 또는 수신감도가 근본적으로 낮은 지역에서도 색이 떨어지는 현상이나 영상 왜곡 현상을 상당히 개선할 수 있다.
Claims (2)
- 입력되는 중간 주파수신호를 제 1기준 바이어스 신호와 비교하고 증폭하여 일정한 레벨의 신호를 출력하기 위한 중간 주파수 증폭수단; 상기 중간 주파수 중폭된 신호를 검파하여 복합 영상 버스트 신호를 발생하기 위한 곱셈수단; 상기 복합 영상 버스트 신호를 입력하여 상기 중간 주파수 증폭수단에 상기 제 1기준 바이어스 신호를 공급하기 위한 제 1 자동 이득 제어수단; 상기 복합 영상 버스트 신호와 외부의 영상신호를 입력하여 스위칭하기 위한 스위칭 수단; 상기 스위칭 수단의 출력신호를 버퍼링하기 위한 버퍼수단; 상기 버퍼수단의 출력신호와 제 2기준 바이어스 신호를 입력하고 증폭하여 최종적인 복합 영상 버스트 신호를 출력하기 위한 자동 이득 제어 증폭수단; 상기 자동 이득 제어 증폭수단의 출력신호를 입력하여 상기 자동 이득 제어 증폭수단에 상기 제 2기준 바이어스 신호를 제공하기 위한 제 2자동 이득 제어수단을 구비한 것을 특징으로 하는 중간 주파수 시스템.
- 제 1 항에 있어서, 상기 자동 이득 제어 증폭수단은 상기 버퍼수단의 출력신호와 접지사이에 직렬 연결된 복수개의 다이오드 및 제 1저항; 상기 복수개의 직렬 연결된 다이오우드 및 제1저항의 공통점의 전압에 의해서 제어되는 제어전극을 가진 복수개의 트랜지스터들; 상기 복수개의 트랜지스터들의 일측과 연결된 일측을 가진 복수개의 제 2저항들; 상기 복수개의 제 2저항들의 타측과 연결된 일측 및 상기 복수개의 트랜지스터들의 타측들과 공통 연결된 제3저항; 상기 제 2기준 바이어스 신호가 인가되는 일측을 가진 제 4저항; 상기 제 4 저항을 타측에 연결된 포지티브 단자와 상기 제 2저항들과 상기 제 3저항의 공통점으로 부터의 신호를 인가받는 네거티브 단자를 가진 제 1 증폭기; 상기 제 1증폭기의 네거티브 단자와 출력단자사이에 연결된 제 5저항; 상기 제 2기준 바이어스 신호가 인가되는 일측을 가진 제 6저항; 상기 제 1증폭기의 출력단자에 연결된 일측을 가진 제 7저항; 상기 제 6저항의 타측에 연결된 포지티브 단자와 상기 제 7저항의 타측에 연결된 네거티브 단자를 가지고 출력신호를 발생하는 출력단자를 가진 제 2증폭기; 상기 제 2 증폭기의 네거티브 단자와 출력단자사이에 병렬 연결된 캐패시터와 제 8저항을 구비한 것을 특징으로 하는 중간 주파수 시스템.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940024767A KR0132822B1 (ko) | 1994-09-29 | 1994-09-29 | 중간 주파수 시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940024767A KR0132822B1 (ko) | 1994-09-29 | 1994-09-29 | 중간 주파수 시스템 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR0132822B1 true KR0132822B1 (ko) | 1998-04-16 |
Family
ID=19393944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940024767A KR0132822B1 (ko) | 1994-09-29 | 1994-09-29 | 중간 주파수 시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0132822B1 (ko) |
-
1994
- 1994-09-29 KR KR1019940024767A patent/KR0132822B1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5038055A (en) | Peak level detecting device and method | |
US5255094A (en) | Muting circuit for eliminating transient signals generated due to power supply turn-on and turn-off | |
JP2000068945A (ja) | 光受信装置 | |
CA1090917A (en) | Positive feedback high gain agc amplifier | |
US4209805A (en) | Video signal processing circuit including lock-out prevention means for the intermediate frequency amplifier thereof | |
US6400933B1 (en) | Amplifier | |
US4260956A (en) | Temperature compensating bias circuit | |
KR0132822B1 (ko) | 중간 주파수 시스템 | |
CA1078504A (en) | Video amplifier including an a-c coupled voltage follower output stage | |
US4237490A (en) | Signal overload prevention circuit | |
KR0143254B1 (ko) | 모니터의 디스토션 보정회로 | |
KR910005231Y1 (ko) | Tv영상 신호의 입출력 레벨 등화 회로 | |
FI71448C (fi) | Automatisk foerstaerkningsregleringskrets foer en television | |
KR920000572B1 (ko) | 주파수 선택성 비디오 신호 처리 장치 | |
JPH1041769A (ja) | 送信機用自動利得制御回路 | |
KR940008705Y1 (ko) | Tv의 agc 보상회로 | |
US5719735A (en) | Device and method for protecting a CRT screen | |
KR950015101B1 (ko) | 중간주파수 처리 장치 | |
JPH0595238A (ja) | 自動利得制御回路 | |
KR960008165Y1 (ko) | 에이엠/에프엠 사운드 신호를 수신하는 텔레비젼의 음량 일치회로 | |
KR0131706B1 (ko) | 텔레비전의 영상합성장치 | |
KR880000812Y1 (ko) | 텔레비젼 수상기의 화질 보상 회로 | |
JP2569190B2 (ja) | ガンマ増幅器 | |
KR20080056447A (ko) | 튜너의 복합영상신호 출력회로 | |
US3389222A (en) | Circuit arrangement for controlling the amplification of cascade-connected transistor amplifying stages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |