JPS5942889B2 - Ｐｌｌ系の同期引込許容範囲拡大回路 - Google Patents
Ｐｌｌ系の同期引込許容範囲拡大回路Info
- Publication number
- JPS5942889B2 JPS5942889B2 JP4819976A JP4819976A JPS5942889B2 JP S5942889 B2 JPS5942889 B2 JP S5942889B2 JP 4819976 A JP4819976 A JP 4819976A JP 4819976 A JP4819976 A JP 4819976A JP S5942889 B2 JPS5942889 B2 JP S5942889B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparison
- circuit
- gate
- pll system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Velocity Or Acceleration (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
本発明は、ＰＬＬ系の同期引込許容範囲拡大回路に関す
る。
る。
一般に、ＰＬＬ系において、又その１例としてのモータ
回転位相制御系において、同期基準信号の周波数が偏移
した場合に、位相比較器の非直線性に因つて同期させよ
うとする被制御手段たとえば電圧制御型発振器（以下Ｖ
ＣＯという）又はモータの位相が同期に引込まれなくな
ることがある。
回転位相制御系において、同期基準信号の周波数が偏移
した場合に、位相比較器の非直線性に因つて同期させよ
うとする被制御手段たとえば電圧制御型発振器（以下Ｖ
ＣＯという）又はモータの位相が同期に引込まれなくな
ることがある。
同期引込を可能とする引込範囲は、基準信号の周波数ｆ
ｌと、ＶＣＯ出力（又はモータの回転検出信号）の周波
数ｆ２がずれた場合に得られる位相比較出力波形に関連
することが理論的に明らかにされている。この引込範囲
を拡大することは、ＰＬＬ系を構成した場合、系の温度
変化等による特性の変化により引込が不可能になること
を防ぐために必要である。引込範囲を拡大すればそれだ
け系の変化に対する許容度を高めることになる訳である
。この発明は、この同期引込許容範囲を拡大せんとする
ものであるが、その理解のために先ず一般のＰＬＬ系に
おける引込範囲について考察する。
ｌと、ＶＣＯ出力（又はモータの回転検出信号）の周波
数ｆ２がずれた場合に得られる位相比較出力波形に関連
することが理論的に明らかにされている。この引込範囲
を拡大することは、ＰＬＬ系を構成した場合、系の温度
変化等による特性の変化により引込が不可能になること
を防ぐために必要である。引込範囲を拡大すればそれだ
け系の変化に対する許容度を高めることになる訳である
。この発明は、この同期引込許容範囲を拡大せんとする
ものであるが、その理解のために先ず一般のＰＬＬ系に
おける引込範囲について考察する。
第１図は、周知のＰＬＬ回路のブロック図を示したもの
である。同図において、１は信号発生器、２は位相比較
器、３はフィルタ、４はＶＣＯである。このＶＣＯの代
りにモータを用い、その回転検出信号を基準信号に同期
させるモータの回転位相制御系も一種のＰＬＬ系である
。このようなＰＬＬ系において、基準信号の周波数ｆｌ
が偏移したときその偏移量がある値を超えるとＶＣＯの
出力信号位相（又はモータの回転位相）が基準信号の位
相に同期しなくなる訳であるが、その同期引込が可能な
最大の周波数偏移迄の範囲をこの発明において同期引込
許容範囲という。
である。同図において、１は信号発生器、２は位相比較
器、３はフィルタ、４はＶＣＯである。このＶＣＯの代
りにモータを用い、その回転検出信号を基準信号に同期
させるモータの回転位相制御系も一種のＰＬＬ系である
。このようなＰＬＬ系において、基準信号の周波数ｆｌ
が偏移したときその偏移量がある値を超えるとＶＣＯの
出力信号位相（又はモータの回転位相）が基準信号の位
相に同期しなくなる訳であるが、その同期引込が可能な
最大の周波数偏移迄の範囲をこの発明において同期引込
許容範囲という。
尚、この非同期現象はその説明は省略するがＰＬＬ系に
備えた位相比較器の非直線性に起因するものである。第
２図は、上記した位相比較器の１例を示したものである
。
備えた位相比較器の非直線性に起因するものである。第
２図は、上記した位相比較器の１例を示したものである
。
図中２１は比較信号形成回路、２２はサンプリング回路
、２３はホールド回路であり、この例ではＶＣＯからの
信号を前記形成回路２１に印加し、その出力である比較
信号（第３図ｂ）を、上記信号発生器１からの基準信号
（同図ａ）によつてサンプリング回路２２でサンプリン
グし、その出力をホールド回路２３に加えて位相比較出
力（同図ｃ）を得ているが、これとは逆に信号発生器か
らの信号を比較信号に、また検出信号を基準信号にする
ようにしても同様である。第３Ａ図は、基準信号とＶＣ
Ｏ出力の位相同期がとれた状態の波形を表わしたもので
あり、位相比較出力ｃの電位Ｖ。
、２３はホールド回路であり、この例ではＶＣＯからの
信号を前記形成回路２１に印加し、その出力である比較
信号（第３図ｂ）を、上記信号発生器１からの基準信号
（同図ａ）によつてサンプリング回路２２でサンプリン
グし、その出力をホールド回路２３に加えて位相比較出
力（同図ｃ）を得ているが、これとは逆に信号発生器か
らの信号を比較信号に、また検出信号を基準信号にする
ようにしても同様である。第３Ａ図は、基準信号とＶＣ
Ｏ出力の位相同期がとれた状態の波形を表わしたもので
あり、位相比較出力ｃの電位Ｖ。
は同期引込許容範囲の上限（ＶＯ＋△）及び下限（ＶＯ
−△Ｖ）の範囲内にある。この電位Ｖ。の値は基準信号
ａの周波数ｆ１が増減するに対応して上下し、若し周波
数ｆ１がＦ２よりも大きい方向で前記範囲外にずれてい
る場合には第３Ｂ図のような位相比較出力となり、また
周波数ｆ１がＦ２よりも小さい方向で前記範囲外にずれ
ている場合には第３Ｃ図のような位相比較出力となる。
尚、第４Ａ図は、このように周波数ｆ１とＦ２が異なる
場合（ｆ１〉Ｆ２、及びＦ２〉ｆ１）の位相比較出力波
形を示すものであり、同図は第３Ｂ及び第３Ｃ図からも
わかるように比較信号波形を時間軸方向に拡大した波形
である。（その周波数はｆ１〜Ｆ２ｌである）。確立さ
れた理論によれば、引込許容範囲はこのようにして得ら
れた比較波形の直流成分（平均値）ＶＯを中心に上下に
△Ｖの範囲、すなわち２ΔＶとなる。尚、この△Ｖの値
は、ＰＬＬ系全体の特性から定まるものである。第５図
は、この同期引込許容範囲２△Ｖを拡大させる本発明の
１実施例を示したものである。
−△Ｖ）の範囲内にある。この電位Ｖ。の値は基準信号
ａの周波数ｆ１が増減するに対応して上下し、若し周波
数ｆ１がＦ２よりも大きい方向で前記範囲外にずれてい
る場合には第３Ｂ図のような位相比較出力となり、また
周波数ｆ１がＦ２よりも小さい方向で前記範囲外にずれ
ている場合には第３Ｃ図のような位相比較出力となる。
尚、第４Ａ図は、このように周波数ｆ１とＦ２が異なる
場合（ｆ１〉Ｆ２、及びＦ２〉ｆ１）の位相比較出力波
形を示すものであり、同図は第３Ｂ及び第３Ｃ図からも
わかるように比較信号波形を時間軸方向に拡大した波形
である。（その周波数はｆ１〜Ｆ２ｌである）。確立さ
れた理論によれば、引込許容範囲はこのようにして得ら
れた比較波形の直流成分（平均値）ＶＯを中心に上下に
△Ｖの範囲、すなわち２ΔＶとなる。尚、この△Ｖの値
は、ＰＬＬ系全体の特性から定まるものである。第５図
は、この同期引込許容範囲２△Ｖを拡大させる本発明の
１実施例を示したものである。
その趣旨は、基準信号が比較信号の比較傾斜部の範囲内
にあるときにはこの基準信号が比較信号をサンプリング
し、かつそれが前記した範囲から外れたときにはその基
準信号によるサンプリングを停止させるものであり、そ
のため、比較信号形成回路２１の出力〔第６図ｂ〕は一
方ではサンプリング回路２２に印加すると共に、他方で
はゲート信号作成回路２４に印加され、このゲート信号
作成回路は比較信号が比較傾斜部に位置するときのみハ
イとなるゲート信号〔同図ｃ〕を導出してそれによりゲ
ート２５を開にさせ、もつて信号発生器１からの基準信
号〔同図ａ〕のうちこのゲート信号によつてゲートされ
た信号〔同図ｄ〕をのみ前記サンプリング回路２２に導
人させる。そして、そＤサンプリング出力がホールド回
路２３に保持され、その出力〔同図ｅ〕が位相比較器２
の出力として上記したＶＣＯ等に供給される。尚、第６
Ａ図は、基準信号ｆ１が比較信号Ｆ２よりも大きい場合
、また第６Ｂ図はＪつ逆の場合の説明図であり、両図か
られかるように位相比較出力の波形は、ｆ１〉Ｆ２とｆ
１〈Ｆ２の場合で異なる。すなわち、この各波形をその
時間軸を拡大して示した第４Ｂ図及び第４Ｃ図のような
傾向をとる。この波形から一見してわかるように、第４
Ｂ図の波形の直流成分Ｖ１はｏに比してＶ１〉ＶＯとな
り、また第４Ｃ図ではその直流成分Ｖ２はＶ２くＶ。と
なる。したがつて、ｆ１〉Ｆ２の場合の引込範囲はその
上限がＶ１＋△Ｖとなり、ｆ１〈Ｆ２の場合にはその下
限がＶ２一△Ｖとなるので、全体としての同期引込許容
範囲は、（Ｖ１＋△Ｖ）−（Ｖ２−△Ｖ）一（Ｖ１−Ｖ
２）＋２△Ｖとなり、その値は上記した通常の場合の２
△Ｖよりも明らかに拡げられている。尚、上述の実施例
では信号発生器からの信号を基準信号とし、またＶＣＯ
の出力（又はモータの回転検出信号）を比較信号として
説明したが、基準信号と比較信号のとり方はこの逆とし
てもこの発明の技術思想に含まれるものである。
にあるときにはこの基準信号が比較信号をサンプリング
し、かつそれが前記した範囲から外れたときにはその基
準信号によるサンプリングを停止させるものであり、そ
のため、比較信号形成回路２１の出力〔第６図ｂ〕は一
方ではサンプリング回路２２に印加すると共に、他方で
はゲート信号作成回路２４に印加され、このゲート信号
作成回路は比較信号が比較傾斜部に位置するときのみハ
イとなるゲート信号〔同図ｃ〕を導出してそれによりゲ
ート２５を開にさせ、もつて信号発生器１からの基準信
号〔同図ａ〕のうちこのゲート信号によつてゲートされ
た信号〔同図ｄ〕をのみ前記サンプリング回路２２に導
人させる。そして、そＤサンプリング出力がホールド回
路２３に保持され、その出力〔同図ｅ〕が位相比較器２
の出力として上記したＶＣＯ等に供給される。尚、第６
Ａ図は、基準信号ｆ１が比較信号Ｆ２よりも大きい場合
、また第６Ｂ図はＪつ逆の場合の説明図であり、両図か
られかるように位相比較出力の波形は、ｆ１〉Ｆ２とｆ
１〈Ｆ２の場合で異なる。すなわち、この各波形をその
時間軸を拡大して示した第４Ｂ図及び第４Ｃ図のような
傾向をとる。この波形から一見してわかるように、第４
Ｂ図の波形の直流成分Ｖ１はｏに比してＶ１〉ＶＯとな
り、また第４Ｃ図ではその直流成分Ｖ２はＶ２くＶ。と
なる。したがつて、ｆ１〉Ｆ２の場合の引込範囲はその
上限がＶ１＋△Ｖとなり、ｆ１〈Ｆ２の場合にはその下
限がＶ２一△Ｖとなるので、全体としての同期引込許容
範囲は、（Ｖ１＋△Ｖ）−（Ｖ２−△Ｖ）一（Ｖ１−Ｖ
２）＋２△Ｖとなり、その値は上記した通常の場合の２
△Ｖよりも明らかに拡げられている。尚、上述の実施例
では信号発生器からの信号を基準信号とし、またＶＣＯ
の出力（又はモータの回転検出信号）を比較信号として
説明したが、基準信号と比較信号のとり方はこの逆とし
てもこの発明の技術思想に含まれるものである。
第１図は、一般のＰＬＬ系のプロツク図、第２図はその
中の位相比較器の従来例のプロツク図、第３図はこの従
来例の動作説明波形図、第４図は、位相比較出力の波形
図であり第４Ａ図は従来例、第４Ｂ及び第４Ｃ図はこの
発明の実施例のものである。 第５図は、この発明の実施例のプロツク図、第６図は、
その動作説明波形図である。主な図番の説明、１・・・
・・・信号発生器、２・・・・・・位相比較器、３・・
・・・・フイルタ、４・・・・・・ＣＯ（又はモータ回
路）、２１・・・・・・比較信号作成回路、２２・・・
・・・サンプリング回路、２３・・・・・・ホールド回
路、２４・・・・・・ゲート信号作成回路、２５・・・
・・・ゲート。
中の位相比較器の従来例のプロツク図、第３図はこの従
来例の動作説明波形図、第４図は、位相比較出力の波形
図であり第４Ａ図は従来例、第４Ｂ及び第４Ｃ図はこの
発明の実施例のものである。 第５図は、この発明の実施例のプロツク図、第６図は、
その動作説明波形図である。主な図番の説明、１・・・
・・・信号発生器、２・・・・・・位相比較器、３・・
・・・・フイルタ、４・・・・・・ＣＯ（又はモータ回
路）、２１・・・・・・比較信号作成回路、２２・・・
・・・サンプリング回路、２３・・・・・・ホールド回
路、２４・・・・・・ゲート信号作成回路、２５・・・
・・・ゲート。
Claims (1)
- １ 信号発生器からの第１発振信号と電圧制御型発振器
（又はモータ）からの第２発振信号とを位相比較してな
る誤差信号に基づき前記電圧制御型発振器（又はモータ
）を制御するＰＬＬ系の同期引込許容範囲拡大回路にお
いて、前記第１（又は第２）発振信号を入力して比較傾
斜部を有する比較信号を導出する比較信号形成回路と、
該比較信号を受け前記比較傾斜部を特定するゲート信号
を作成するゲート作成回路と、前記第２（又は第１）発
振信号と前記ゲート作成回路出力を受け前記比較傾斜部
に位置する該第２（又は第１）発振信号を出力するゲー
ト回路と、前記比較信号を前記ゲート回路出力でサンプ
リングする回路とを備え、該サンプリング回路は前記第
１（又は第２）発振信号が前記比較傾斜部に存在すると
きにサンプリングを実行しかつ該比較傾斜部から外れた
ときにサンプリングを停止するように構成したことを特
徴とするＰＬＬ系の同期引込許容範囲拡大回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4819976A JPS5942889B2 (ja) | 1976-04-23 | 1976-04-23 | Ｐｌｌ系の同期引込許容範囲拡大回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4819976A JPS5942889B2 (ja) | 1976-04-23 | 1976-04-23 | Ｐｌｌ系の同期引込許容範囲拡大回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52129895A JPS52129895A (en) | 1977-10-31 |
| JPS5942889B2 true JPS5942889B2 (ja) | 1984-10-18 |
Family
ID=12796702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4819976A Expired JPS5942889B2 (ja) | 1976-04-23 | 1976-04-23 | Ｐｌｌ系の同期引込許容範囲拡大回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5942889B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622905A (ja) * | 1985-06-29 | 1987-01-08 | 株式会社 サンギ | 歯ブラシ |
-
1976
- 1976-04-23 JP JP4819976A patent/JPS5942889B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52129895A (en) | 1977-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4092672A (en) | Master oscillator synchronizing system | |
| JPS60210025A (ja) | 位相比較器 | |
| JPS5942889B2 (ja) | Ｐｌｌ系の同期引込許容範囲拡大回路 | |
| JPS61196619A (ja) | 位相引込回路 | |
| JPS5821862B2 (ja) | 位相同期回路 | |
| JPH0324818B2 (ja) | ||
| JP2776334B2 (ja) | 位相同期回路 | |
| JPH02100518A (ja) | デイジタル処理形位相同期発振器 | |
| JPH05268078A (ja) | 周波数監視機能を有するｐｌｌキャリブレーション回路 | |
| JP2728069B2 (ja) | 位相同期回路および該位相同期回路を用いる位相同期方法 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH04215338A (ja) | Ｐｌｌ回路 | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JP2825290B2 (ja) | 位相同期発振回路 | |
| JP2728586B2 (ja) | 時間軸補正装置 | |
| JP2542933B2 (ja) | 時間軸補正回路 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| JPH11177418A (ja) | アナログ形位相同期回路 | |
| JP3117804B2 (ja) | 水平同期再生装置 | |
| JP3434703B2 (ja) | 位相同期回路 | |
| JPS5918894B2 (ja) | デジタル位相同期回路 | |
| JPS6340048B2 (ja) | ||
| JPS62257218A (ja) | 位相同期回路 | |
| JPH03113975A (ja) | クロック発生回路 |