JPH11177418A - アナログ形位相同期回路 - Google Patents
アナログ形位相同期回路Info
- Publication number
- JPH11177418A JPH11177418A JP9346191A JP34619197A JPH11177418A JP H11177418 A JPH11177418 A JP H11177418A JP 9346191 A JP9346191 A JP 9346191A JP 34619197 A JP34619197 A JP 34619197A JP H11177418 A JPH11177418 A JP H11177418A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- control voltage
- frequency control
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 周波数変動範囲の大きなＶＣＯを用いる位相
同期回路では、目標とする周波数以外の周波数に対して
フェーズロックするフォールスロックが生じる。 【解決手段】 ＶＣＯ１の出力と基準信号をＳＰＤ２で
位相比較し、その位相差によりサーチオシレータ４で周
波数制御電圧をスイープしてフェーズロックする位相同
期回路に、周波数制御電圧Ｖｃを検出し、その検出電圧
が目標とする周波数以外の周波数のプルインレンジを含
まない電圧範囲であるときにのみ、ＳＰＤ２の基準信号
の入力端に接続されたスイッチ５をオンする周波数制御
信号検出回路６を設ける。周波数の変動範囲が大きい、
つまり、基準信号周波数のＮ倍，Ｎ＋１倍，それ以上の
周波数をも含むＶＣＯを使用しても、目標の周波数の領
域以外ではスイッチ５がオフされて基準信号がＳＰＤ２
に入力されずにフェーズロック動作が行われることがな
いため、フォールスロックが生じることはない。
同期回路では、目標とする周波数以外の周波数に対して
フェーズロックするフォールスロックが生じる。 【解決手段】 ＶＣＯ１の出力と基準信号をＳＰＤ２で
位相比較し、その位相差によりサーチオシレータ４で周
波数制御電圧をスイープしてフェーズロックする位相同
期回路に、周波数制御電圧Ｖｃを検出し、その検出電圧
が目標とする周波数以外の周波数のプルインレンジを含
まない電圧範囲であるときにのみ、ＳＰＤ２の基準信号
の入力端に接続されたスイッチ５をオンする周波数制御
信号検出回路６を設ける。周波数の変動範囲が大きい、
つまり、基準信号周波数のＮ倍，Ｎ＋１倍，それ以上の
周波数をも含むＶＣＯを使用しても、目標の周波数の領
域以外ではスイッチ５がオフされて基準信号がＳＰＤ２
に入力されずにフェーズロック動作が行われることがな
いため、フォールスロックが生じることはない。
Description
【０００１】
【発明の属する技術分野】本発明はアナログ形位相同期
回路に関し、特にフォールスロックのない位相同期を実
現する位相同期回路に関する。
回路に関し、特にフォールスロックのない位相同期を実
現する位相同期回路に関する。
【０００２】
【従来の技術】従来のアナログ形位相同期回路の一例を
図４に示す。この位相同期回路は、発振出力を出力信号
とするＶＣＯ（電圧制御発振器）１と、基準信号ＳREF
を入力し、その整数倍の周波数信号を発生するととも
に、この発生した信号を前記ＶＣＯ１の出力信号と位相
比較して位相差信号を出力するＳＰＤ（サンプリング
フェイズ ディテクタ）２と、この位相差信号を前記Ｖ
ＣＯ１の周波数制御電圧Ｖｃとするループフィルタ３
と、前記ＶＣＯ１、ＳＰＤ２、ループフィルタ３で構成
される位相同期ループの非同期時に、前記ＶＣＯ１の周
波数制御電圧Ｖｃを位相同期ループのプルインレンジま
で強制的にスイープさせるサーチオシレータ４とから構
成される。なお、前記ループフィルタ３及びサーチオシ
レータ４は、オペアンプやトランジスタ等で構成されて
いるが、ここではその詳細については説明を省略してい
る。
図４に示す。この位相同期回路は、発振出力を出力信号
とするＶＣＯ（電圧制御発振器）１と、基準信号ＳREF
を入力し、その整数倍の周波数信号を発生するととも
に、この発生した信号を前記ＶＣＯ１の出力信号と位相
比較して位相差信号を出力するＳＰＤ（サンプリング
フェイズ ディテクタ）２と、この位相差信号を前記Ｖ
ＣＯ１の周波数制御電圧Ｖｃとするループフィルタ３
と、前記ＶＣＯ１、ＳＰＤ２、ループフィルタ３で構成
される位相同期ループの非同期時に、前記ＶＣＯ１の周
波数制御電圧Ｖｃを位相同期ループのプルインレンジま
で強制的にスイープさせるサーチオシレータ４とから構
成される。なお、前記ループフィルタ３及びサーチオシ
レータ４は、オペアンプやトランジスタ等で構成されて
いるが、ここではその詳細については説明を省略してい
る。
【０００３】
【発明が解決しようとする課題】このような従来のアナ
ログ形位相同期回路では、ＶＣＯ１の周波数可動範囲
が、基準信号ＳREF の周波数の２倍以上あると、複数の
周波数でフェーズロック（位相同期）する可能性があ
り、いわゆる、フォールスロックが生じるという問題が
ある。その理由は、アナログ形位相同期回路は、その同
期過程において、ＶＣＯ１の発振周波数をプルインレン
ジまでスイープさせており、このスイープは前記したよ
うにサーチオシレータ４により行っている。このとき、
サーチオシレータ４のスイングする周波数範囲、つまり
ＶＣＯ１の周波数可能範囲に、基準信号周波数のＮ倍，
Ｎ＋１倍，…の周波数が存在する場合には、そのうちの
いずれの周波数でフェーズロックするのかには優位性が
ないため、目標とする周波数で一意にフェーズロックす
るとはいえないからである。
ログ形位相同期回路では、ＶＣＯ１の周波数可動範囲
が、基準信号ＳREF の周波数の２倍以上あると、複数の
周波数でフェーズロック（位相同期）する可能性があ
り、いわゆる、フォールスロックが生じるという問題が
ある。その理由は、アナログ形位相同期回路は、その同
期過程において、ＶＣＯ１の発振周波数をプルインレン
ジまでスイープさせており、このスイープは前記したよ
うにサーチオシレータ４により行っている。このとき、
サーチオシレータ４のスイングする周波数範囲、つまり
ＶＣＯ１の周波数可能範囲に、基準信号周波数のＮ倍，
Ｎ＋１倍，…の周波数が存在する場合には、そのうちの
いずれの周波数でフェーズロックするのかには優位性が
ないため、目標とする周波数で一意にフェーズロックす
るとはいえないからである。
【０００４】本発明の目的は、目標以外の周波数でのフ
ォールスロックを防止し、目標とする周波数に正しくフ
ェーズロックすることを可能にしたアナログ形位相同期
回路を提供することにある。
ォールスロックを防止し、目標とする周波数に正しくフ
ェーズロックすることを可能にしたアナログ形位相同期
回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の位相同期回路
は、ＶＣＯ、前記ＶＣＯの出力信号を基準信号と位相比
較するＳＰＤと、前記ＳＰＤの出力に基いて前記電圧制
御発振器の周波数制御電圧をスイープする手段と、前記
周波数制御電圧を検出する手段と、前記ＳＰＤへの基準
信号の出力をオン，オフするスイッチとを備えており、
前記周波数制御電圧を検出する手段は、検出した前記周
波数制御電圧が目標とする周波数のプルインレンジを含
み、それ以外の周波数のプルインレンジを含まない所定
の電圧範囲のときに前記スイッチをオン状態に制御する
ことを特徴とする。ここで、前記周波数制御電圧を検出
する手段は、ウインドコンパレータであり、前記目標と
する周波数に前記基準信号の周波数を減算した周波数よ
りも高い周波数に対応するロウレベル電圧と、前記目標
とする周波数に前記基準信号の周波数を加算した周波数
よりも低い周波数に対応するハイレベル電圧との間の電
圧を検出したときに前記スイッチをオン状態に制御する
構成とされる。
は、ＶＣＯ、前記ＶＣＯの出力信号を基準信号と位相比
較するＳＰＤと、前記ＳＰＤの出力に基いて前記電圧制
御発振器の周波数制御電圧をスイープする手段と、前記
周波数制御電圧を検出する手段と、前記ＳＰＤへの基準
信号の出力をオン，オフするスイッチとを備えており、
前記周波数制御電圧を検出する手段は、検出した前記周
波数制御電圧が目標とする周波数のプルインレンジを含
み、それ以外の周波数のプルインレンジを含まない所定
の電圧範囲のときに前記スイッチをオン状態に制御する
ことを特徴とする。ここで、前記周波数制御電圧を検出
する手段は、ウインドコンパレータであり、前記目標と
する周波数に前記基準信号の周波数を減算した周波数よ
りも高い周波数に対応するロウレベル電圧と、前記目標
とする周波数に前記基準信号の周波数を加算した周波数
よりも低い周波数に対応するハイレベル電圧との間の電
圧を検出したときに前記スイッチをオン状態に制御する
構成とされる。
【０００６】本発明の構成では、ＶＣＯの周波数制御電
圧をスイープする際に、周波数制御電圧を検出し、その
検出電圧が目標とする周波数以外の周波数のプルインレ
ンジを含まない電圧範囲であるときにのみ、ＳＰＤに基
準信号を入力してフェーズドロック可能な構成としてい
るため、周波数の変動範囲が大きい、つまり、基準信号
周波数のＮ倍，Ｎ＋１倍，それ以上の周波数をも含むＶ
ＣＯを使用してもフォールスロックのない安定なアナロ
グ形位相同期回路が実現できる。
圧をスイープする際に、周波数制御電圧を検出し、その
検出電圧が目標とする周波数以外の周波数のプルインレ
ンジを含まない電圧範囲であるときにのみ、ＳＰＤに基
準信号を入力してフェーズドロック可能な構成としてい
るため、周波数の変動範囲が大きい、つまり、基準信号
周波数のＮ倍，Ｎ＋１倍，それ以上の周波数をも含むＶ
ＣＯを使用してもフォールスロックのない安定なアナロ
グ形位相同期回路が実現できる。
【０００７】なお、本発明と同様な目的を達成するため
に、特開平３−１１９８１８号公報には、ループフィル
タの帰還系に並列にスイープ振幅制限用のダイオードを
追加しフォールスロック等の誤動作を防ぐ技術が提案さ
れているが、本発明とはその手段及び作用において明ら
かに相違するものである。
に、特開平３−１１９８１８号公報には、ループフィル
タの帰還系に並列にスイープ振幅制限用のダイオードを
追加しフォールスロック等の誤動作を防ぐ技術が提案さ
れているが、本発明とはその手段及び作用において明ら
かに相違するものである。
【０００８】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は、本発明の実施形態のブロッ
ク回路図である。位相同期ループの構成は図４に示した
従来構成と共通する回路構成となっており、発振出力を
出力信号とするＶＣＯ１と、基準信号ＳREF を入力し、
その整数倍の周波数信号を発生するとともに、この発生
した信号を前記ＶＣＯ１の出力信号と位相比較して位相
差信号を出力するＳＰＤ２と、この位相差信号を前記Ｖ
ＣＯ１の周波数制御電圧Ｖｃとするループフィルタ３
と、前記ＶＣＯ１、ＳＰＤ２、ループフィルタ３で構成
される位相同期ループの非同期時に、前記ＶＣＯ１の周
波数制御電圧Ｖｃを位相ループのプルインレンジまで強
制的にスイープさせるサーチオシレータ４とを備えてい
る。そして、この位相同期ループに、ここでは前記ＳＰ
Ｄ２に入力される基準信号ＳREF を強制的に断するため
のスイッチ５と、このスイッチ５を前記周波数制御電圧
Ｖｃに基づいて断接動作させるための周波数制御電圧検
出回路６とを備えている。
参照して説明する。図１は、本発明の実施形態のブロッ
ク回路図である。位相同期ループの構成は図４に示した
従来構成と共通する回路構成となっており、発振出力を
出力信号とするＶＣＯ１と、基準信号ＳREF を入力し、
その整数倍の周波数信号を発生するとともに、この発生
した信号を前記ＶＣＯ１の出力信号と位相比較して位相
差信号を出力するＳＰＤ２と、この位相差信号を前記Ｖ
ＣＯ１の周波数制御電圧Ｖｃとするループフィルタ３
と、前記ＶＣＯ１、ＳＰＤ２、ループフィルタ３で構成
される位相同期ループの非同期時に、前記ＶＣＯ１の周
波数制御電圧Ｖｃを位相ループのプルインレンジまで強
制的にスイープさせるサーチオシレータ４とを備えてい
る。そして、この位相同期ループに、ここでは前記ＳＰ
Ｄ２に入力される基準信号ＳREF を強制的に断するため
のスイッチ５と、このスイッチ５を前記周波数制御電圧
Ｖｃに基づいて断接動作させるための周波数制御電圧検
出回路６とを備えている。
【０００９】前記周波数制御電圧検出回路６は、ここで
はウインドコンパレータとして構成さており、ハイレベ
ル電圧ＶH とロウレベル電圧ＶL を発生させるための電
源源ＶＣＣと分圧抵抗Ｒ１〜Ｒ３と、前記ＶＣＯ１の周
波数制御電圧Ｖｃを前記ハイレベル電圧ＶH 及びロウレ
ベル電圧ＶL と比較するハイレベル比較器ＣＭＨ及びロ
ウレベル比較器ＣＭＬと、前記各比較器ＣＭＨ，ＣＭＬ
の出力により前記スイッチ５を断接動作させるための信
号を出力するための抵抗Ｒ４とで構成されている。そし
て、このウインドコンパレータからなる周波数制御電圧
検出回路６は、前記周波数制御電圧Ｖｃが、前記ハイレ
ベル電圧ＶH よりも低くかつ前記ロウレベル電圧ＶL よ
りも高い電圧のときに前記スイッチ５を接（オン）状態
とし、それ以外では前記スイッチ５を断（オフ）状態と
し、この断状態では前記ＳＰＤ２に対して基準信号Ｓ
REF を入力させず、前記ＳＰＤ２の入力レベルを強制的
に低下させるように構成されている。
はウインドコンパレータとして構成さており、ハイレベ
ル電圧ＶH とロウレベル電圧ＶL を発生させるための電
源源ＶＣＣと分圧抵抗Ｒ１〜Ｒ３と、前記ＶＣＯ１の周
波数制御電圧Ｖｃを前記ハイレベル電圧ＶH 及びロウレ
ベル電圧ＶL と比較するハイレベル比較器ＣＭＨ及びロ
ウレベル比較器ＣＭＬと、前記各比較器ＣＭＨ，ＣＭＬ
の出力により前記スイッチ５を断接動作させるための信
号を出力するための抵抗Ｒ４とで構成されている。そし
て、このウインドコンパレータからなる周波数制御電圧
検出回路６は、前記周波数制御電圧Ｖｃが、前記ハイレ
ベル電圧ＶH よりも低くかつ前記ロウレベル電圧ＶL よ
りも高い電圧のときに前記スイッチ５を接（オン）状態
とし、それ以外では前記スイッチ５を断（オフ）状態と
し、この断状態では前記ＳＰＤ２に対して基準信号Ｓ
REF を入力させず、前記ＳＰＤ２の入力レベルを強制的
に低下させるように構成されている。
【００１０】このようなスイッチ５及び周波数制御電圧
検出回路６を備えた位相同期回路の動作を図２及び図３
を参照して説明する。図２は一般的なＶＣＯの周波数制
御電圧Ｖｃに対する発振周波数の相関を示すグラフであ
る。ここでは、基準信号周波数をｆREF としたとき、Ｖ
ＣＯの可動周波数範囲ｆL 〜ｆH 内に、目標周波数ｆ0
と、ｆ0 ±ｆREF の擬似周波数の計３つの周波数が含ま
れることを示している。また、ｆP+ ，ｆP0 ，ｆP-は
各周波数のプルインレンズを示している。したがって、
単にＳＰＤ２の出力に基づいてサーチオシレータ４が周
波数制御電圧Ｖｃをスイープするのみでは、前記目標周
波数ｆ0 のみならず、擬似周波数ｆ0 ±ｆREF にフォー
ルスロックしてしまうことになる。
検出回路６を備えた位相同期回路の動作を図２及び図３
を参照して説明する。図２は一般的なＶＣＯの周波数制
御電圧Ｖｃに対する発振周波数の相関を示すグラフであ
る。ここでは、基準信号周波数をｆREF としたとき、Ｖ
ＣＯの可動周波数範囲ｆL 〜ｆH 内に、目標周波数ｆ0
と、ｆ0 ±ｆREF の擬似周波数の計３つの周波数が含ま
れることを示している。また、ｆP+ ，ｆP0 ，ｆP-は
各周波数のプルインレンズを示している。したがって、
単にＳＰＤ２の出力に基づいてサーチオシレータ４が周
波数制御電圧Ｖｃをスイープするのみでは、前記目標周
波数ｆ0 のみならず、擬似周波数ｆ0 ±ｆREF にフォー
ルスロックしてしまうことになる。
【００１１】一方、図３（ａ）は本発明の位相同期回路
における位相同期過程を示す図である。先ず電源を立上
げると、サーチオシレータが０Ｖから立上る。そして、
ｆ0−ｆREF の擬似周波数のプルインレンジｆP-を横切
ると位相同期条件を満たすために、前記したようにフォ
ールスロックされる状態にはなる。しかしながら、周波
数制御電圧Ｖｃを検出しているウインドコンパレータで
は、検出した周波数制御電圧Ｖｃがロウレベル電圧ＶL
よりも低いために、スイッチ５をオフしており、したが
って基準信号がＳＰＤ２に入力されることはない。した
がって、位相同期ループはこの擬似周波数ｆ0 −ｆREF
にフォールスロックされることはなく、前記したスイー
プは継続される。そして、周波数制御電圧Ｖｃがロウレ
ベル電圧ＶL を越えると、スイッチ５がオンされるた
め、基準信号ＳREF がＳＰＤ２に入力され、ｆ0 のプル
インレンジｆp0を横切ったときすみやかにフェーズロッ
クされる。なお、図３において、破線は周波数制御電圧
検出回路６及びスイッチ５が設けられないないとした場
合のサーチオシレータ４のスイープ波形を示している。
における位相同期過程を示す図である。先ず電源を立上
げると、サーチオシレータが０Ｖから立上る。そして、
ｆ0−ｆREF の擬似周波数のプルインレンジｆP-を横切
ると位相同期条件を満たすために、前記したようにフォ
ールスロックされる状態にはなる。しかしながら、周波
数制御電圧Ｖｃを検出しているウインドコンパレータで
は、検出した周波数制御電圧Ｖｃがロウレベル電圧ＶL
よりも低いために、スイッチ５をオフしており、したが
って基準信号がＳＰＤ２に入力されることはない。した
がって、位相同期ループはこの擬似周波数ｆ0 −ｆREF
にフォールスロックされることはなく、前記したスイー
プは継続される。そして、周波数制御電圧Ｖｃがロウレ
ベル電圧ＶL を越えると、スイッチ５がオンされるた
め、基準信号ＳREF がＳＰＤ２に入力され、ｆ0 のプル
インレンジｆp0を横切ったときすみやかにフェーズロッ
クされる。なお、図３において、破線は周波数制御電圧
検出回路６及びスイッチ５が設けられないないとした場
合のサーチオシレータ４のスイープ波形を示している。
【００１２】また、これは周波数制御電圧Ｖｃがハイレ
ベル電圧ＶH よりも高い状態から低下される場合につい
ても同様であり、周波数制御電圧検出回路６で検出した
周波数制御電圧Ｖｃがハイレベル電圧ＶH よりも高い状
態ではスイッチ５がオフされているため、ｆ0 ＋ｆREF
にフォールスロックされることがなく、周波数制御電圧
Ｖｃがハイレベル電圧ＶH よりも低下されたときにスイ
ッチ５がオンされて基準信号ＳREF がＳＰＤ２に入力さ
れるため、次にｆ0 のプルインレンジｆP0を横切ったと
きに、すみやかにフェーズロックされることになる。
ベル電圧ＶH よりも高い状態から低下される場合につい
ても同様であり、周波数制御電圧検出回路６で検出した
周波数制御電圧Ｖｃがハイレベル電圧ＶH よりも高い状
態ではスイッチ５がオフされているため、ｆ0 ＋ｆREF
にフォールスロックされることがなく、周波数制御電圧
Ｖｃがハイレベル電圧ＶH よりも低下されたときにスイ
ッチ５がオンされて基準信号ＳREF がＳＰＤ２に入力さ
れるため、次にｆ0 のプルインレンジｆP0を横切ったと
きに、すみやかにフェーズロックされることになる。
【００１３】例えば、図３（ｂ）のように、何らかの外
乱により周波数制御電圧Ｖｃが周波数制御電圧検出回路
６におけるウインドウコンパレータの設定電圧範囲から
外れてハイレベル電圧ＶL よりも高い電圧に変動された
ときには、周波数制御電圧検出回路６からの信号により
スイッチ５がオフされてＳＰＤ２に基準信号ＳREF が入
力されない状態となる。このため、この状態からサーチ
オシレータ４のスイープにより、周波数制御電圧Ｖｃが
低電圧側に向けてスイープされ始め、ｆ0 ＋ｆREF のプ
ルインレンジｆp+を横切った場合でもフォールスロック
されることはない。その後、スイープが継続され、周波
数制御電圧Ｖｃがハイレベル電圧ＶH よりも低くなって
スイッチ５がオンされた後に、目標周波数ｆ0 のプルイ
ンレンジｆP0を横切ったときに、この目標周波数ｆO に
フェーズロックする。
乱により周波数制御電圧Ｖｃが周波数制御電圧検出回路
６におけるウインドウコンパレータの設定電圧範囲から
外れてハイレベル電圧ＶL よりも高い電圧に変動された
ときには、周波数制御電圧検出回路６からの信号により
スイッチ５がオフされてＳＰＤ２に基準信号ＳREF が入
力されない状態となる。このため、この状態からサーチ
オシレータ４のスイープにより、周波数制御電圧Ｖｃが
低電圧側に向けてスイープされ始め、ｆ0 ＋ｆREF のプ
ルインレンジｆp+を横切った場合でもフォールスロック
されることはない。その後、スイープが継続され、周波
数制御電圧Ｖｃがハイレベル電圧ＶH よりも低くなって
スイッチ５がオンされた後に、目標周波数ｆ0 のプルイ
ンレンジｆP0を横切ったときに、この目標周波数ｆO に
フェーズロックする。
【００１４】ここで、本発明におけるスイッチ５は、Ｓ
ＰＤ２への基準信号レベルを下げてループを外す機能を
有するものであるから、ＰＩＮダイオードを用いた減衰
器で構成し、周波数制御電圧検出回路からの出力に基づ
いて減衰量を制御するように構成することも可能であ
る。
ＰＤ２への基準信号レベルを下げてループを外す機能を
有するものであるから、ＰＩＮダイオードを用いた減衰
器で構成し、周波数制御電圧検出回路からの出力に基づ
いて減衰量を制御するように構成することも可能であ
る。
【００１５】
【発明の効果】以上説明したように本発明は、ＶＣＯの
周波数制御電圧をスイープする際に、周波数制御電圧を
検出し、その検出電圧が所定の範囲内、すなわち、目標
とする周波数以外の周波数のプルインレンジを含まない
電圧範囲であるときにのみ、ＳＰＤに基準信号を入力し
てフェーズロック可能な構成としているので、周波数の
変動範囲が大きい、つまり、基準信号周波数のＮ倍，Ｎ
＋１倍，それ以上の周波数をも含むＶＣＯを使用しても
フォールスロックのない安定なアナログ形位相同期回路
が実現できる。
周波数制御電圧をスイープする際に、周波数制御電圧を
検出し、その検出電圧が所定の範囲内、すなわち、目標
とする周波数以外の周波数のプルインレンジを含まない
電圧範囲であるときにのみ、ＳＰＤに基準信号を入力し
てフェーズロック可能な構成としているので、周波数の
変動範囲が大きい、つまり、基準信号周波数のＮ倍，Ｎ
＋１倍，それ以上の周波数をも含むＶＣＯを使用しても
フォールスロックのない安定なアナログ形位相同期回路
が実現できる。
【図面の簡単な説明】
【図１】本発明のアナログ形位相同期回路の一実施形態
のブロック回路図である。
のブロック回路図である。
【図２】本発明のアナログ形位相同期回路で用いるＶＣ
Ｏとそ周波数制御電圧Ｖｃとの相関を示す図である。
Ｏとそ周波数制御電圧Ｖｃとの相関を示す図である。
【図３】フェーズドロック動作を説明するたのタイミン
グ図である。
グ図である。
【図４】従来のアナログ形位相同期回路の一例のブロッ
ク回路図である。
ク回路図である。
１ ＶＣＯ ２ ＳＰＤ ３ ループフィルタ ４ サーチオシレータ ５ スイッチ ６ 周波数制御電圧検出回路
Claims (4)
- 【請求項１】 電圧制御発振器と、前記電圧制御発振器
の出力信号を基準信号と位相比較するＳＰＤ（サンプリ
ング フェイス ディテクタ）と、前記ＳＰＤの出力に
基いて前記電圧制御発振器の周波数制御電圧をスイープ
する手段と、前記周波数制御電圧を検出する手段と、前
記ＳＰＤへの基準信号の出力をオン，オフするスイッチ
とを備え、前記周波数制御電圧を検出する手段は、検出
した前記周波数制御電圧が目標とする周波数のプルイン
レンジを含み、それ以外の周波数のプルインレンジを含
まない所定の電圧範囲のときに前記スイッチをオン状態
に制御することを特徴とするアナログ形位相同期回路。 - 【請求項２】 前記周波数制御電圧を検出する手段は、
ウインドコンパレータであり、前記目標とする周波数に
前記基準信号の周波数を減算した周波数よりも高い周波
数に対応するロウレベル電圧と、前記目標とする周波数
に前記基準信号の周波数を加算した周波数よりも低い周
波数に対応するハイレベル電圧との間の電圧を検出した
ときに前記スイッチをオン状態に制御する請求項１に記
載のアナログ形位相同期回路。 - 【請求項３】 前記周波数制御電圧をスイープする手段
は、前記ＳＰＤの出力に基づいて周波数制御電圧を出力
するループフィルタと、前記周波数制御電圧を所要の範
囲で周期的に変化させるサーチオシレータで構成される
請求項１または２に記載のアナログ形位相同期回路。 - 【請求項４】 前記スイッチとして可変減衰器を用い、
前記所定の電圧範囲のときに減衰量を増大させる制御を
行う請求項１ないし３のいずれかに記載のアナログ形位
相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34619197A JP3152191B2 (ja) | 1997-12-16 | 1997-12-16 | アナログ形位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34619197A JP3152191B2 (ja) | 1997-12-16 | 1997-12-16 | アナログ形位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177418A true JPH11177418A (ja) | 1999-07-02 |
| JP3152191B2 JP3152191B2 (ja) | 2001-04-03 |
Family
ID=18381734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34619197A Expired - Fee Related JP3152191B2 (ja) | 1997-12-16 | 1997-12-16 | アナログ形位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152191B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389997B1 (ko) * | 1999-11-15 | 2003-07-04 | 가부시끼가이샤 도시바 | 아날로그 동기 회로 |
| JP2007288540A (ja) * | 2006-04-18 | 2007-11-01 | Yokogawa Electric Corp | Ｐｌｌ回路 |
| JP2012142653A (ja) * | 2010-12-28 | 2012-07-26 | Fujitsu General Ltd | 位相同期発振器および送信機 |
-
1997
- 1997-12-16 JP JP34619197A patent/JP3152191B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389997B1 (ko) * | 1999-11-15 | 2003-07-04 | 가부시끼가이샤 도시바 | 아날로그 동기 회로 |
| JP2007288540A (ja) * | 2006-04-18 | 2007-11-01 | Yokogawa Electric Corp | Ｐｌｌ回路 |
| JP4671127B2 (ja) * | 2006-04-18 | 2011-04-13 | 横河電機株式会社 | Ｐｌｌ回路 |
| JP2012142653A (ja) * | 2010-12-28 | 2012-07-26 | Fujitsu General Ltd | 位相同期発振器および送信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3152191B2 (ja) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581398B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0795064A (ja) | クロック回復装置 | |
| US6496554B1 (en) | Phase lock detection circuit for phase-locked loop circuit | |
| KR100510519B1 (ko) | 향상된 위상 락/언락 검출 기능을 가지는 ｐｌｌ | |
| KR950026124A (ko) | 단축된 로크 시간을 갖는 피엘엘(pll) 회로 | |
| US5828253A (en) | Phase synchronization system which reduces power consumption and high frequency noise | |
| US6060953A (en) | PLL response time accelerating system using a frequency detector counter | |
| US20040051592A1 (en) | Phase-locked loop having phase detector error signal reshaping and method thereof | |
| JP3152191B2 (ja) | アナログ形位相同期回路 | |
| US6522206B1 (en) | Adaptive feedback-loop controllers and methods for rapid switching of oscillator frequencies | |
| US4560950A (en) | Method and circuit for phase lock loop initialization | |
| JP3849368B2 (ja) | Ｐｌｌ回路 | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| US5018015A (en) | Adaptive keyed synchronous detector | |
| KR19980079931A (ko) | 자동 초기화 및 차단에 의해서 위상 동기 루프 로크로 스위핑하기 위한 시스템 | |
| JPH10209859A (ja) | Ｐｌｌ回路 | |
| JPH08242167A (ja) | 位相同期ループ回路 | |
| US6946916B2 (en) | Arrangement and a method relating to phase locking | |
| JPS59198028A (ja) | 位相同期回路 | |
| EP1497924B1 (en) | Arrangement and method relating to phase locking comprising storing means | |
| JPH1075173A (ja) | 位相同期発振器 | |
| JPS60160220A (ja) | ドリフト検出回路 | |
| JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
| JP2705544B2 (ja) | 位相同期回路 | |
| JPH08125532A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |