JPH08242167A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPH08242167A JPH08242167A JP7042733A JP4273395A JPH08242167A JP H08242167 A JPH08242167 A JP H08242167A JP 7042733 A JP7042733 A JP 7042733A JP 4273395 A JP4273395 A JP 4273395A JP H08242167 A JPH08242167 A JP H08242167A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- control
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ＰＬＬ回路においてＰＬＬを狭帯域としてジ
ッタ良好な特性を得ておき、かつ広いキャプチュアレン
ジを得ることができるＰＬＬ回路の提供。 【構成】 ＰＬＬ回路は、入力端子に入力された基準信
号と、電圧制御発信器１８の出力をＮ分周回路１９でＮ
分周した比較信号を、位相比較器１２で位相比較する。
位相比較器１２からの出力信号は、低域通過フィルタ１
３に入力される。低域フィルタ１３の出力信号は増幅器
１５により制御電圧Ｖｃにされる。この制御電圧Ｖｃは
掃引回路１６に入力される。一方、入力周波数と出力周
波数のビート周波数を検出するビート周波数検出回路２
０からのビート周波数検出結果から、ビート周波数があ
る設定値よりも高いとされたときには、掃引回路１６
は、ＶＣＯ１8 の周波数制御電圧Ｖccを強制的に引き上
げたり引き下げたり交互に行なわせる。
ッタ良好な特性を得ておき、かつ広いキャプチュアレン
ジを得ることができるＰＬＬ回路の提供。 【構成】 ＰＬＬ回路は、入力端子に入力された基準信
号と、電圧制御発信器１８の出力をＮ分周回路１９でＮ
分周した比較信号を、位相比較器１２で位相比較する。
位相比較器１２からの出力信号は、低域通過フィルタ１
３に入力される。低域フィルタ１３の出力信号は増幅器
１５により制御電圧Ｖｃにされる。この制御電圧Ｖｃは
掃引回路１６に入力される。一方、入力周波数と出力周
波数のビート周波数を検出するビート周波数検出回路２
０からのビート周波数検出結果から、ビート周波数があ
る設定値よりも高いとされたときには、掃引回路１６
は、ＶＣＯ１8 の周波数制御電圧Ｖccを強制的に引き上
げたり引き下げたり交互に行なわせる。
Description
【０００１】
【産業上の利用分野】本発明は、位相同期ループ回路
（ＰＬＬ回路）に係わり、特に狭帯域を保つことができ
るとともに、広い補足範囲を有するＰＬＬ回路に関す
る。
（ＰＬＬ回路）に係わり、特に狭帯域を保つことができ
るとともに、広い補足範囲を有するＰＬＬ回路に関す
る。
【０００２】
【従来の技術】この種のＰＬＬ回路は、大別して、位相
比較器、電圧制御発振器（ＶＣＯ）と、ループフィルタ
とからなることは周知のとおりである。
比較器、電圧制御発振器（ＶＣＯ）と、ループフィルタ
とからなることは周知のとおりである。
【０００３】図３は、このようなＰＬＬ回路の従来構成
例を示す。同図において、基準クロックパルス入力端子
１０１からの基準クロックパルスを取り込み、比較信号
との位相を比較する位相比較器１０２と、位相比較器１
０２からの位相誤差信号をフィルタリングする低域フィ
ルタ１０３と、低域フィルタ１０３からの出力信号と基
準電圧発生回路１０４からの基準電圧とから制御信号を
形成する増幅回路１０５と、増幅回路１０５からの制御
信号に応じた出力信号発生して外部端子１０７７に与え
る電圧制御発振器（ＶＣＯ）１０６と、ＶＣＯ１０６か
らの出力信号を１／Ｎに分周して比較信号にする分周回
路１０８とを具備するものである。
例を示す。同図において、基準クロックパルス入力端子
１０１からの基準クロックパルスを取り込み、比較信号
との位相を比較する位相比較器１０２と、位相比較器１
０２からの位相誤差信号をフィルタリングする低域フィ
ルタ１０３と、低域フィルタ１０３からの出力信号と基
準電圧発生回路１０４からの基準電圧とから制御信号を
形成する増幅回路１０５と、増幅回路１０５からの制御
信号に応じた出力信号発生して外部端子１０７７に与え
る電圧制御発振器（ＶＣＯ）１０６と、ＶＣＯ１０６か
らの出力信号を１／Ｎに分周して比較信号にする分周回
路１０８とを具備するものである。
【０００４】このように構成されたＰＬＬ回路では、Ｖ
ＣＯ１０６は、入力端子１０１に入力される基準クロッ
クパルスの周波数ｆs のＮ倍を中心周波数として発振し
ている。この発振周波数ｆo は、分周回路１０８で分周
されて、基準クロック周波数ｆs とほぼ同じ周波数ｆo
にされている。
ＣＯ１０６は、入力端子１０１に入力される基準クロッ
クパルスの周波数ｆs のＮ倍を中心周波数として発振し
ている。この発振周波数ｆo は、分周回路１０８で分周
されて、基準クロック周波数ｆs とほぼ同じ周波数ｆo
にされている。
【０００５】このような状態において、入力端子１０１
に入力された基準クロックパルス（周波数ｆs ）は、位
相比較器１０２に入力される。位相比較器１０２では、
ＶＣＯ６からの出力を分周回路１０８でＮ分周した周波
数ｆo のクロックパルスと位相比較され、それらの位相
誤差信号を出力する。位相誤差信号は、低域フィリタ１
０３でフィルタリングされることにより、誤差電圧Ｖe
となる。この誤差電圧Ｖe は増幅器１０５で増幅された
後に、ＶＣＯ１０６に入力される。このとき、誤差電圧
Ｖe は、ＶＣＯ１０６の出力周波数ｆo を、周波数ｆo
と周波数ｆs の差が縮まる方向にＶＣＯ１０６を制御す
る。したがって、周波数ｆo と周波数ｆ s が十分近けれ
ば、周波数ｆo は周波数ｆs にロックし、その周波数お
よび位相差はなくなる。すなわち、入力周波数ｆs のＮ
倍の周波数が出力端子１０７から出力される。
に入力された基準クロックパルス（周波数ｆs ）は、位
相比較器１０２に入力される。位相比較器１０２では、
ＶＣＯ６からの出力を分周回路１０８でＮ分周した周波
数ｆo のクロックパルスと位相比較され、それらの位相
誤差信号を出力する。位相誤差信号は、低域フィリタ１
０３でフィルタリングされることにより、誤差電圧Ｖe
となる。この誤差電圧Ｖe は増幅器１０５で増幅された
後に、ＶＣＯ１０６に入力される。このとき、誤差電圧
Ｖe は、ＶＣＯ１０６の出力周波数ｆo を、周波数ｆo
と周波数ｆs の差が縮まる方向にＶＣＯ１０６を制御す
る。したがって、周波数ｆo と周波数ｆ s が十分近けれ
ば、周波数ｆo は周波数ｆs にロックし、その周波数お
よび位相差はなくなる。すなわち、入力周波数ｆs のＮ
倍の周波数が出力端子１０７から出力される。
【０００６】このように従来のＰＬＬ回路にあっては、
良好なジッタ特性を得るためには、ＰＬＬの帯域を十分
狭くする必要がある。しかしながら、このように帯域を
狭くしたときには、ＰＬＬのキャプチュアレンジは狭く
なってしまい、良好なジッタ特性と広い補足範囲（キャ
プチュアレンジ）を同時に得ることが困難となってしま
うという不都合があった。
良好なジッタ特性を得るためには、ＰＬＬの帯域を十分
狭くする必要がある。しかしながら、このように帯域を
狭くしたときには、ＰＬＬのキャプチュアレンジは狭く
なってしまい、良好なジッタ特性と広い補足範囲（キャ
プチュアレンジ）を同時に得ることが困難となってしま
うという不都合があった。
【０００７】このような不都合を解消するために、電圧
制御発振器に入力する制御電圧を取り込み、低域フィル
タの特性を可変したり、低域フィルタに加える電圧を可
変すくようにしたものがある（特開平４−２９６１１７
号公報、特開昭６０−１８６１４７号公報）。あるい
は、特性の異なる低域フィルタを複数個用意しておき、
信号の状態に応じて切り換えるもの（特開平２−１４１
１２７号公報）、入力信号に応じて他の経路の制御電圧
を使用するようにしたものがある（特開平２−９０８１
２号公報、特開平１−２４３６６２２号公報等）。
制御発振器に入力する制御電圧を取り込み、低域フィル
タの特性を可変したり、低域フィルタに加える電圧を可
変すくようにしたものがある（特開平４−２９６１１７
号公報、特開昭６０−１８６１４７号公報）。あるい
は、特性の異なる低域フィルタを複数個用意しておき、
信号の状態に応じて切り換えるもの（特開平２−１４１
１２７号公報）、入力信号に応じて他の経路の制御電圧
を使用するようにしたものがある（特開平２−９０８１
２号公報、特開平１−２４３６６２２号公報等）。
【０００８】
【課題を解決するための手段】しかしながら、従来のＰ
ＬＬ回路にあっては、電圧制御発振器に入力する電圧等
により、あるいは入力される基準信号に応じて低域フィ
ルタの特性等を変更等しているので、出力信号が基準か
らずれていることを正確に検知できないという欠点があ
る。
ＬＬ回路にあっては、電圧制御発振器に入力する電圧等
により、あるいは入力される基準信号に応じて低域フィ
ルタの特性等を変更等しているので、出力信号が基準か
らずれていることを正確に検知できないという欠点があ
る。
【０００９】そこで、本発明の目的は、良好なジッタ特
性を得るとともに、広い補足範囲をもつＰＬＬ回路を提
供することにある。
性を得るとともに、広い補足範囲をもつＰＬＬ回路を提
供することにある。
【００１０】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）入力された基準信号と出力信号を所定の分周
値で分周した比較信号との位相差を検出して誤差信号を
形成する位相比較器と、（ロ）位相比較からの誤差信号
の低周波成分を抽出する低域フィルタと、（ハ）低域フ
ィルタの抽出信号を増幅する増幅器と、（ニ）入力基準
信号と比較信号との周波数差によるビート周波数を検出
するとともに、このビート周波数が設定値以上になった
ことを識別し、かつビート周波数の状態を示す情報を持
つ掃引制御信号を出力するビート周波数検出回路と、
（ホ）ビート周波数検出回路から、ビート周波数が設定
値以上であるという情報を持つ掃引制御信号が入力され
たときに強制的に周波数制御電圧を掃引し、あるいはビ
ート周波数が設定以下であるという情報を持つ掃引制御
電圧が入力されたときに増幅器からの制御電圧そのもの
を周波数制御電圧として出力する掃引回路と、（ヘ）掃
引回路からの周波数制御電圧に応じて出力信号の周波数
を制御する電圧制御発振器とを具備させる。
は、（イ）入力された基準信号と出力信号を所定の分周
値で分周した比較信号との位相差を検出して誤差信号を
形成する位相比較器と、（ロ）位相比較からの誤差信号
の低周波成分を抽出する低域フィルタと、（ハ）低域フ
ィルタの抽出信号を増幅する増幅器と、（ニ）入力基準
信号と比較信号との周波数差によるビート周波数を検出
するとともに、このビート周波数が設定値以上になった
ことを識別し、かつビート周波数の状態を示す情報を持
つ掃引制御信号を出力するビート周波数検出回路と、
（ホ）ビート周波数検出回路から、ビート周波数が設定
値以上であるという情報を持つ掃引制御信号が入力され
たときに強制的に周波数制御電圧を掃引し、あるいはビ
ート周波数が設定以下であるという情報を持つ掃引制御
電圧が入力されたときに増幅器からの制御電圧そのもの
を周波数制御電圧として出力する掃引回路と、（ヘ）掃
引回路からの周波数制御電圧に応じて出力信号の周波数
を制御する電圧制御発振器とを具備させる。
【００１１】すなわち、請求項１記載の発明では、基準
信号と比較信号との間にビートが発生したときに、ビー
ト周波数検出回路により、これを検出して掃引制御信号
を形成する。この掃引制御信号が掃引回路に入力される
と、掃引回路は周波数制御電圧を正負極性に掃引して、
電圧制御発振器の発振周波数を可変させる。これによ
り、周波数ロックがされる。
信号と比較信号との間にビートが発生したときに、ビー
ト周波数検出回路により、これを検出して掃引制御信号
を形成する。この掃引制御信号が掃引回路に入力される
と、掃引回路は周波数制御電圧を正負極性に掃引して、
電圧制御発振器の発振周波数を可変させる。これによ
り、周波数ロックがされる。
【００１２】請求項２記載の発明では、掃引回路は、ビ
ート周波数検出回路からの掃引制御信号を基に第１のコ
ントロール信号および第２のコントロール信号を形成す
る電圧制御回路と、電圧制御回路からの第１のコントロ
ール信号を応じて正極性側の電圧を周波数制御電圧とし
て出力する第１の電圧供給手段と、電圧制御回路からの
第２のコントロール信号を応じて負極性側の電圧を周波
数制御電圧として出力する第２の電圧供給手段と、増幅
回路からの制御電圧を周波数制御電圧として出力する抵
抗器とを具備させる。
ート周波数検出回路からの掃引制御信号を基に第１のコ
ントロール信号および第２のコントロール信号を形成す
る電圧制御回路と、電圧制御回路からの第１のコントロ
ール信号を応じて正極性側の電圧を周波数制御電圧とし
て出力する第１の電圧供給手段と、電圧制御回路からの
第２のコントロール信号を応じて負極性側の電圧を周波
数制御電圧として出力する第２の電圧供給手段と、増幅
回路からの制御電圧を周波数制御電圧として出力する抵
抗器とを具備させる。
【００１３】請求項３記載の発明では、第１の電圧供給
手段は、ＮＰＮ型トランジスタのエミッタを電圧制御発
振器の入力端子に、そのコレクタを正極性の電源にそれ
ぞれ接続し、かつそのベースに第１のコントロール信号
を供給し、かつ第２の電圧供給手段は、ＰＮＰ型トラン
ジスタのエミッタを電圧制御発振器の入力端子に、その
コレクタを負極性の電源にそれぞれ接続し、かつそのベ
ースに第２のコントロール信号を供給するようにしてな
るものである。
手段は、ＮＰＮ型トランジスタのエミッタを電圧制御発
振器の入力端子に、そのコレクタを正極性の電源にそれ
ぞれ接続し、かつそのベースに第１のコントロール信号
を供給し、かつ第２の電圧供給手段は、ＰＮＰ型トラン
ジスタのエミッタを電圧制御発振器の入力端子に、その
コレクタを負極性の電源にそれぞれ接続し、かつそのベ
ースに第２のコントロール信号を供給するようにしてな
るものである。
【００１４】請求項４記載の発明では、ビート周波数検
出回路は、基準信号をデータ入力とし、比較信号をクロ
ック入力とする第１のフリップフロップと、第１のフリ
ップフロップ回路の出力信号の立ち上がりをトリガ入力
とし所定の時間パルスを出力するモノステーブルマルチ
バイブレータと、モノステーブルマルチバイブレータか
らの出力信号をデータ入力とし、第１のフリップフロッ
プ回路からの出力信号をクロック入力とする第２のフリ
ップフロップとを具備させる。
出回路は、基準信号をデータ入力とし、比較信号をクロ
ック入力とする第１のフリップフロップと、第１のフリ
ップフロップ回路の出力信号の立ち上がりをトリガ入力
とし所定の時間パルスを出力するモノステーブルマルチ
バイブレータと、モノステーブルマルチバイブレータか
らの出力信号をデータ入力とし、第１のフリップフロッ
プ回路からの出力信号をクロック入力とする第２のフリ
ップフロップとを具備させる。
【００１５】請求項５記載の発明では、（イ）入力され
た基準信号と出力信号を所定の分周値で分周した比較信
号との位相差を検出して誤差信号を形成する位相比較器
と、（ロ）位相比較からの誤差信号の低周波成分を抽出
する低域フィルタと、（ハ）低域フィルタの抽出信号を
増幅する増幅器と、（ニ）入力基準信号と比較信号との
周波数差によるビート周波数を検出するとともに、この
ビート周波数が設定値以上になったことを識別し、かつ
ビート周波数の状態を示す情報を持つ掃引制御信号を出
力するビート周波数検出回路と、（ホ）ビート周波数検
出回路から、ビート周波数が設定値以上であるという情
報を持つ掃引制御信号が入力されたときに第１のコント
ロール信号および第２のコントロール信号を形成する電
圧制御回路、電圧制御回路からの第１のコントロール信
号を応じて正極性側の電圧を周波数制御電圧として出力
する第１の電圧供給手段、電圧制御回路からの第２のコ
ントロール信号を応じて負極性側の電圧を周波数制御電
圧として出力する第２の電圧供給手段、増幅回路からの
制御電圧を周波数制御電圧として出力する抵抗器を備
え、第１の電圧制御手段および第２の電圧制御手段によ
り強制的に周波数制御電圧を正負極性に掃引し、あるい
はビート周波数が設定以下であるという情報を持つ掃引
制御電圧が入力されたときに第１の電圧制御手段および
第２の電圧制御手段の動作を停止して増幅器からの制御
電圧を抵抗器を介して周波数制御電圧として出力する掃
引回路と、（へ）掃引回路からの周波数制御電圧に応じ
て出力信号の周波数を制御する電圧制御発振器とを具備
させる。
た基準信号と出力信号を所定の分周値で分周した比較信
号との位相差を検出して誤差信号を形成する位相比較器
と、（ロ）位相比較からの誤差信号の低周波成分を抽出
する低域フィルタと、（ハ）低域フィルタの抽出信号を
増幅する増幅器と、（ニ）入力基準信号と比較信号との
周波数差によるビート周波数を検出するとともに、この
ビート周波数が設定値以上になったことを識別し、かつ
ビート周波数の状態を示す情報を持つ掃引制御信号を出
力するビート周波数検出回路と、（ホ）ビート周波数検
出回路から、ビート周波数が設定値以上であるという情
報を持つ掃引制御信号が入力されたときに第１のコント
ロール信号および第２のコントロール信号を形成する電
圧制御回路、電圧制御回路からの第１のコントロール信
号を応じて正極性側の電圧を周波数制御電圧として出力
する第１の電圧供給手段、電圧制御回路からの第２のコ
ントロール信号を応じて負極性側の電圧を周波数制御電
圧として出力する第２の電圧供給手段、増幅回路からの
制御電圧を周波数制御電圧として出力する抵抗器を備
え、第１の電圧制御手段および第２の電圧制御手段によ
り強制的に周波数制御電圧を正負極性に掃引し、あるい
はビート周波数が設定以下であるという情報を持つ掃引
制御電圧が入力されたときに第１の電圧制御手段および
第２の電圧制御手段の動作を停止して増幅器からの制御
電圧を抵抗器を介して周波数制御電圧として出力する掃
引回路と、（へ）掃引回路からの周波数制御電圧に応じ
て出力信号の周波数を制御する電圧制御発振器とを具備
させる。
【００１６】すなわち、請求項５記載の発明では、基準
信号と比較信号との間にビートが発生したときに、ビー
ト周波数検出回路により、これを検出して掃引制御信号
を形成する。この掃引制御信号が掃引回路に入力される
と、掃引回路は周波数制御電圧を正負極性に掃引して、
電圧制御発振器の発振周波数を可変させる。これによ
り、周波数ロックがされる。
信号と比較信号との間にビートが発生したときに、ビー
ト周波数検出回路により、これを検出して掃引制御信号
を形成する。この掃引制御信号が掃引回路に入力される
と、掃引回路は周波数制御電圧を正負極性に掃引して、
電圧制御発振器の発振周波数を可変させる。これによ
り、周波数ロックがされる。
【００１７】
【実施例】以下実施例につき本発明を詳細に説明する。
【００１８】図１は本発明の一実施例におけるＰＬＬ回
路を示す。同図において、基準クロックパルス入力端子
１１からの基準クロックパルスを取り込み、比較信号と
の位相を比較する位相比較器１２と、位相比較器１２か
らの位相誤差信号をフィルタリングする低域フィルタ１
３と、低域フィルタ１３からの出力信号と基準電圧発生
回路１４からの基準電圧とから制御電圧Ｖc を形成する
増幅回路１５と、増幅回路１５からの制御電圧Ｖc を取
り込み、掃引制御信号Ｓc が入力されたときには制御電
圧Ｖc を強制的に掃引した制御電圧Ｖccを出力し、ある
いは掃引制御信号Ｓc が入力されないときには入力され
た制御電圧Ｖc のままの制御電圧Ｖccを出力する掃引回
路１６と、掃引回路１６からの周波数制御電圧Ｖccに応
じた出力信号を発生して外部出力端子１７に与える電圧
制御発振器（ＶＣＯ）１8 と、ＶＣＯ１８からの出力信
号を１／Ｎに分周して比較信号にする分周回路１９と、
基準クロックパルスと分周回路１９からの比較信号との
ビート周波数を得るとともに、ビート周波数が設定以下
であることを検出したときに掃引制御信号Ｓc を形成す
るビート周波数検出回路２０とを具備するものである。
路を示す。同図において、基準クロックパルス入力端子
１１からの基準クロックパルスを取り込み、比較信号と
の位相を比較する位相比較器１２と、位相比較器１２か
らの位相誤差信号をフィルタリングする低域フィルタ１
３と、低域フィルタ１３からの出力信号と基準電圧発生
回路１４からの基準電圧とから制御電圧Ｖc を形成する
増幅回路１５と、増幅回路１５からの制御電圧Ｖc を取
り込み、掃引制御信号Ｓc が入力されたときには制御電
圧Ｖc を強制的に掃引した制御電圧Ｖccを出力し、ある
いは掃引制御信号Ｓc が入力されないときには入力され
た制御電圧Ｖc のままの制御電圧Ｖccを出力する掃引回
路１６と、掃引回路１６からの周波数制御電圧Ｖccに応
じた出力信号を発生して外部出力端子１７に与える電圧
制御発振器（ＶＣＯ）１8 と、ＶＣＯ１８からの出力信
号を１／Ｎに分周して比較信号にする分周回路１９と、
基準クロックパルスと分周回路１９からの比較信号との
ビート周波数を得るとともに、ビート周波数が設定以下
であることを検出したときに掃引制御信号Ｓc を形成す
るビート周波数検出回路２０とを具備するものである。
【００１９】また、掃引回路１６は、ビート周波数検出
回路２０からの掃引制御信号Ｓc を基に第１のコントロ
ール信号および第２のコントロール信号を形成する電圧
制御回路６１と、電圧制御回路６１からの第１のコント
ロール信号を応じて正極性側の電圧を周波数制御電圧Ｖ
ccとして出力する第１の電圧供給手段６２と、電圧制御
回路６１からの第２のコントロール信号を応じて負極性
側の電圧を周波数制御電圧Ｖccとして出力する第２の電
圧供給手段６３と、増幅回路１５からの制御電圧Ｖc を
周波数制御電圧Ｖccとして出力する抵抗器６４とからな
る。
回路２０からの掃引制御信号Ｓc を基に第１のコントロ
ール信号および第２のコントロール信号を形成する電圧
制御回路６１と、電圧制御回路６１からの第１のコント
ロール信号を応じて正極性側の電圧を周波数制御電圧Ｖ
ccとして出力する第１の電圧供給手段６２と、電圧制御
回路６１からの第２のコントロール信号を応じて負極性
側の電圧を周波数制御電圧Ｖccとして出力する第２の電
圧供給手段６３と、増幅回路１５からの制御電圧Ｖc を
周波数制御電圧Ｖccとして出力する抵抗器６４とからな
る。
【００２０】第１の電圧供給手段６２は、ＮＰＮ型トラ
ンジスタＱ1 のコレクタを図示しない正極性の電圧源
に、そのエミッタをＶＣＯ１８ の入力端子にそれぞれ
接続されており、そのベースに電圧制御回路６１からの
第１のコントロール信号を与えるようにしたものであ
る。
ンジスタＱ1 のコレクタを図示しない正極性の電圧源
に、そのエミッタをＶＣＯ１８ の入力端子にそれぞれ
接続されており、そのベースに電圧制御回路６１からの
第１のコントロール信号を与えるようにしたものであ
る。
【００２１】第２の電圧供給手段６３は、ＰＮＰ型トラ
ンジスタＱ2 のコレクタを図示しない負極性の電圧源
に、そのエミッタをＶＣＯ１８ の入力端子にそれぞれ
接続し、そのベースに電圧制御回路６１からの第２のコ
ントロール信号を供給できるようにしている。
ンジスタＱ2 のコレクタを図示しない負極性の電圧源
に、そのエミッタをＶＣＯ１８ の入力端子にそれぞれ
接続し、そのベースに電圧制御回路６１からの第２のコ
ントロール信号を供給できるようにしている。
【００２２】図２はビート周波数検出回路の一構成例を
示すものである。同図において、入力端子２１および２
２はフリップフロップ回路２３のデータ（Ｄ）入力端子
およびクロック（Ｃ）入力端子に接続されている。フリ
ップフロップ回路２３のＱ出力端子は、モノステーブル
マルチバイブレータ２４の入力端子と、フリップフロッ
プ回路２５のクロック（Ｃ）入力端子に接続されてい
る。モノステーブルマルチバイブレータ２４の出力端子
はフリップフロップ回路２５のデータ（Ｄ）入力端子に
接続されている。フリップフロップ回路２５のＱ出力端
子は出力端子２６に接続されている。
示すものである。同図において、入力端子２１および２
２はフリップフロップ回路２３のデータ（Ｄ）入力端子
およびクロック（Ｃ）入力端子に接続されている。フリ
ップフロップ回路２３のＱ出力端子は、モノステーブル
マルチバイブレータ２４の入力端子と、フリップフロッ
プ回路２５のクロック（Ｃ）入力端子に接続されてい
る。モノステーブルマルチバイブレータ２４の出力端子
はフリップフロップ回路２５のデータ（Ｄ）入力端子に
接続されている。フリップフロップ回路２５のＱ出力端
子は出力端子２６に接続されている。
【００２３】このように構成された実施例において、通
常は、従来のＰＬＬ回路と同様に、基準クロックパルス
にロックされることになる。したがって、入力基準周波
数ｆ s と、ＶＣＯ１８ の出力信号を分周回路１９でＮ
分周したクロック周波数ｆoとの差はなくなる。このと
きには、周波数ｆs と周波数ｆo との間にはビート周波
数は発生しない。このため、ビート周波数検出回路２０
は、ビート周波数がある設定値以下であるという情報を
持った掃引制御電圧Ｓc を、掃引回路１６の電圧制御回
路６１に与える。電圧制御回路６１は、この情報を持つ
掃引制御電圧Ｓ c を基に第１の電圧供給手段６２のトラ
ンジスタＱ1 および第２の電圧供給手段６３のトランジ
スタＱ2 が両者ともオフとなるような電圧を発生し、ト
ランジスタＱ1 、Ｑ2 のベースに供給する。したがっ
て、トランジスタＱ1 、Ｑ2 は動作せず、増幅回路１５
から出力された制御電圧Ｖc は抵抗器６４を通して周波
数制御電圧Ｖccとして出力される。
常は、従来のＰＬＬ回路と同様に、基準クロックパルス
にロックされることになる。したがって、入力基準周波
数ｆ s と、ＶＣＯ１８ の出力信号を分周回路１９でＮ
分周したクロック周波数ｆoとの差はなくなる。このと
きには、周波数ｆs と周波数ｆo との間にはビート周波
数は発生しない。このため、ビート周波数検出回路２０
は、ビート周波数がある設定値以下であるという情報を
持った掃引制御電圧Ｓc を、掃引回路１６の電圧制御回
路６１に与える。電圧制御回路６１は、この情報を持つ
掃引制御電圧Ｓ c を基に第１の電圧供給手段６２のトラ
ンジスタＱ1 および第２の電圧供給手段６３のトランジ
スタＱ2 が両者ともオフとなるような電圧を発生し、ト
ランジスタＱ1 、Ｑ2 のベースに供給する。したがっ
て、トランジスタＱ1 、Ｑ2 は動作せず、増幅回路１５
から出力された制御電圧Ｖc は抵抗器６４を通して周波
数制御電圧Ｖccとして出力される。
【００２４】次に、ＰＬＬのロックが外れた場合につい
て説明する。ＰＬＬのロックが外れると、入力周波数ｆ
s と出力周波数に差が生じ、基準クロックパルスの周波
数ｆ s と比較信号の周波数ｆo との間にビート周波数が
発生する。このような周波数差がさらに拡大すると、ビ
ート周波数もさらに高くなる。ビート周波数検出回路２
０は、このビート周波数がある設定値よりも高くなった
ことを検出する。
て説明する。ＰＬＬのロックが外れると、入力周波数ｆ
s と出力周波数に差が生じ、基準クロックパルスの周波
数ｆ s と比較信号の周波数ｆo との間にビート周波数が
発生する。このような周波数差がさらに拡大すると、ビ
ート周波数もさらに高くなる。ビート周波数検出回路２
０は、このビート周波数がある設定値よりも高くなった
ことを検出する。
【００２５】この検出動作について、図２を参照して説
明すると、まず、入力端子２１には周波数ｆs の基準信
号（クロックパルス）が入力され、入力端子２２には周
波数ｆo の比較信号が入力される。両周波数ｆs 、ｆo
が一致しているときにはフリップフロップ回路２３のＱ
出力端子の出力信号は変化しない。しかしながら、両周
波数ｆs 、ｆo が不一致となると、フリップフロップ回
路２３のＱ出力端子の出力信号が“１”、“０”と変化
し、その変化の割合がモノステーブルマルチバイブレー
タ２４で決められた時間を超えると、フリップフロップ
回路２５がセットされ、フリップフロップ回路２５のＱ
出力端子から、ビート周波数がある設定値よりも高くな
ったことを意味する掃引制御電圧Ｓc を出力する。この
ような掃引制御電圧Ｓc は、掃引回路１６の電圧制御回
路６１に供給される。
明すると、まず、入力端子２１には周波数ｆs の基準信
号（クロックパルス）が入力され、入力端子２２には周
波数ｆo の比較信号が入力される。両周波数ｆs 、ｆo
が一致しているときにはフリップフロップ回路２３のＱ
出力端子の出力信号は変化しない。しかしながら、両周
波数ｆs 、ｆo が不一致となると、フリップフロップ回
路２３のＱ出力端子の出力信号が“１”、“０”と変化
し、その変化の割合がモノステーブルマルチバイブレー
タ２４で決められた時間を超えると、フリップフロップ
回路２５がセットされ、フリップフロップ回路２５のＱ
出力端子から、ビート周波数がある設定値よりも高くな
ったことを意味する掃引制御電圧Ｓc を出力する。この
ような掃引制御電圧Ｓc は、掃引回路１６の電圧制御回
路６１に供給される。
【００２６】電圧制御回路６１では、掃引制御電圧Ｓc
を基に、まず第１の電圧供給手段６２のトランジスタＱ
1 のみをオンさせ、ＶＣＯ１８ の制御電圧を、強制的
にゆっくりと引き上げる。ＶＣＯ１８に与えられた制御
電圧Ｖccが電源電圧に達すると、こんどは第１の電圧供
給手段６２のトランジスタＱ1 をオフとし、第２の電圧
供給手段６３のトランジスタＱ2 をオンとしてＶＣＯ１
８ の制御電圧を引き下げる。そして、ＶＣＯ１８ に与
えられた制御電圧Ｖccがまた負極性の電圧源の電源電圧
に達すると、再びトランジスタＱ2 をオフとし、トラン
ジスタＱ1 をオンとしてＶＣＯ１８の制御電圧Ｖccを引
き上げる。
を基に、まず第１の電圧供給手段６２のトランジスタＱ
1 のみをオンさせ、ＶＣＯ１８ の制御電圧を、強制的
にゆっくりと引き上げる。ＶＣＯ１８に与えられた制御
電圧Ｖccが電源電圧に達すると、こんどは第１の電圧供
給手段６２のトランジスタＱ1 をオフとし、第２の電圧
供給手段６３のトランジスタＱ2 をオンとしてＶＣＯ１
８ の制御電圧を引き下げる。そして、ＶＣＯ１８ に与
えられた制御電圧Ｖccがまた負極性の電圧源の電源電圧
に達すると、再びトランジスタＱ2 をオフとし、トラン
ジスタＱ1 をオンとしてＶＣＯ１８の制御電圧Ｖccを引
き上げる。
【００２７】このような動作は、入出力のビート周波数
が設定値以下となるまで繰り返される。ビート周波数が
設定値以下となってときは、ビート周波数検出回路２０
からその情報をもった掃引制御電圧Ｓc を掃引回路１６
の電圧制御回路６１に与える。電圧制御回路６１で
は、、定常状態と同じく、トランジスタＱ1 およびトラ
ンジスタＱ2 の両者ともオフとするものである。
が設定値以下となるまで繰り返される。ビート周波数が
設定値以下となってときは、ビート周波数検出回路２０
からその情報をもった掃引制御電圧Ｓc を掃引回路１６
の電圧制御回路６１に与える。電圧制御回路６１で
は、、定常状態と同じく、トランジスタＱ1 およびトラ
ンジスタＱ2 の両者ともオフとするものである。
【００２８】この実施例によれば、基準クロックパルス
の周波数ｆs と、ＶＣＯ１８ の出力をＮ分周した比較
信号のクロック周波数ｆo とのビート周波数を監視し、
このビート周波数がある設定値を越えた場合に、ＶＣＯ
１８の制御電圧Ｖccを強制的に変化させ、ビート周波数
が設定値以下になるまでこの動作を続けるため、ＰＬＬ
の帯維持を狭帯域とした場合でも広いキャブチュアレン
ジが得られる。
の周波数ｆs と、ＶＣＯ１８ の出力をＮ分周した比較
信号のクロック周波数ｆo とのビート周波数を監視し、
このビート周波数がある設定値を越えた場合に、ＶＣＯ
１８の制御電圧Ｖccを強制的に変化させ、ビート周波数
が設定値以下になるまでこの動作を続けるため、ＰＬＬ
の帯維持を狭帯域とした場合でも広いキャブチュアレン
ジが得られる。
【００２９】
【発明の効果】請求項１記載の発明では、基準信号と比
較信号との間にビートが発生したときに、ビート周波数
検出回路により、これを検出して掃引制御信号を形成
し、この信号により電圧制御発振器に入力する周波数制
御電圧を正負極性に掃引して、電圧制御発振器の発振周
波数を可変させているので、正確に基準信号と出力信号
との変化を検出でき、かつＰＬＬ回路の特性を狭帯域と
したとしても広いキャブチュアレンジが得られる。
較信号との間にビートが発生したときに、ビート周波数
検出回路により、これを検出して掃引制御信号を形成
し、この信号により電圧制御発振器に入力する周波数制
御電圧を正負極性に掃引して、電圧制御発振器の発振周
波数を可変させているので、正確に基準信号と出力信号
との変化を検出でき、かつＰＬＬ回路の特性を狭帯域と
したとしても広いキャブチュアレンジが得られる。
【００３０】請求項２記載の発明では、掃引回路により
電圧制御発振器に印加する信号を正負極に交互に掃引さ
せることができる。
電圧制御発振器に印加する信号を正負極に交互に掃引さ
せることができる。
【００３１】請求項３記載の発明では、第１の電圧供給
手段をＮＰＮ型トランジスタにより構成し、かつ第２の
電圧供給手段をＰＮＰ型トランジスタにより構成してい
るので、回路構成が簡単になる。
手段をＮＰＮ型トランジスタにより構成し、かつ第２の
電圧供給手段をＰＮＰ型トランジスタにより構成してい
るので、回路構成が簡単になる。
【００３２】請求項４記載の発明では、ビート周波数検
出回路が、基準信号をデータ入力とし、比較信号をクロ
ック入力とする第１のフリップフロップと、第１のフリ
ップフロップ回路の出力信号の立ち上がりをトリガ入力
とするモノステーブルマルチバイブレータと、モノステ
ーブルマルチバイブレータからの出力信号をデータ入力
とし、第１のフリップフロップ回路からの出力信号をク
ロック入力とする第２のフリップフロップとで構成した
ので、正確にビート周波数を検出できる。
出回路が、基準信号をデータ入力とし、比較信号をクロ
ック入力とする第１のフリップフロップと、第１のフリ
ップフロップ回路の出力信号の立ち上がりをトリガ入力
とするモノステーブルマルチバイブレータと、モノステ
ーブルマルチバイブレータからの出力信号をデータ入力
とし、第１のフリップフロップ回路からの出力信号をク
ロック入力とする第２のフリップフロップとで構成した
ので、正確にビート周波数を検出できる。
【００３３】請求項５記載の発明では、基準信号と比較
信号との間にビートが発生したときに、ビート周波数を
検出して掃引制御信号を形成し、この掃引制御信号で周
波数制御電圧を正負極性に掃引して、ビート周波数が設
定値以下になるま電圧制御発振器の発振周波数を可変さ
せるようにしたので、ＰＬＬの帯域を狭帯域としても広
いキャブチュアレンジが得られる。
信号との間にビートが発生したときに、ビート周波数を
検出して掃引制御信号を形成し、この掃引制御信号で周
波数制御電圧を正負極性に掃引して、ビート周波数が設
定値以下になるま電圧制御発振器の発振周波数を可変さ
せるようにしたので、ＰＬＬの帯域を狭帯域としても広
いキャブチュアレンジが得られる。
【図１】本発明の一実施例を示すフロック図である。
【図２】同実施例で使用する周波数検出回路を示すブロ
ック図である。
ック図である。
【図３】従来のＰＬＬ回路を示すブロック図である。
１２ 位相比較器 １３ 低域フィルタ １４ 基準電圧発生回路 １５ 増幅回路 １６ 掃引回路 １７ 外部出力端子 １８ 電圧制御発振器（ＶＣＯ） １９ 分周回路 ２０ ビート周波数検出回路 ２３ 第１のフリップフロップ回路 ２４ モノステーブルマルチバイブレータ ２５ 第２のフリップフロップ回路 ６１ 電圧制御回路 ６２ 第１の電圧供給手段 ６３ 第２の電圧供給手段 ６４ 抵抗器 Ｑ1 ＮＰＮ型トランジスタ Ｑ2 ＰＮＰ型トランジスタ
Claims (5)
- 【請求項１】 入力された基準信号と出力信号を所定の
分周値で分周した比較信号との位相差を検出して誤差信
号を形成する位相比較器と、 この位相比較器からの誤差信号の低周波成分を抽出する
低域フィルタと、 この低域フィルタの抽出信号を増幅する増幅器と、 入力基準信号と前記比較信号との周波数差によるビート
周波数を検出するとともに、このビート周波数が設定値
以上になったことを識別し、かつビート周波数の状態を
示す情報を持つ掃引制御信号を出力するビート周波数検
出回路と、 このビート周波数検出回路から、ビート周波数が設定値
以上であるという情報を持つ掃引制御信号が入力された
ときに強制的に周波数制御電圧を掃引し、あるいはビー
ト周波数が設定以下であるという情報を持つ掃引制御電
圧が入力されたときに前記増幅器からの制御電圧そのも
のを周波数制御電圧として出力する掃引回路と、 この掃引回路からの周波数制御電圧に応じて前記出力信
号の周波数を制御する電圧制御発振器とを具備すること
を特徴とする位相同期ループ回路。 - 【請求項２】 前記掃引回路は、 ビート周波数検出回路からの掃引制御信号を基に第１の
コントロール信号および第２のコントロール信号を形成
する電圧制御回路と、 この電圧制御回路からの第１のコントロール信号を応じ
て正極性側の電圧を周波数制御電圧として出力する第１
の電圧供給手段と、 前記電圧制御回路からの第２のコントロール信号を応じ
て負極性側の電圧を周波数制御電圧として出力する第２
の電圧供給手段と、 前記増幅回路からの制御電圧を周波数制御電圧として出
力する抵抗器とを具備することを特徴とする請求項１記
載の位相同期ループ回路。 - 【請求項３】 前記第１の電圧供給手段は、ＮＰＮ型ト
ランジスタのエミッタを電圧制御発振器の入力端子に、
そのコレクタを正極性の電源にそれぞれ接続し、かつそ
のベースに第１のコントロール信号を供給し、かつ前記
第２の電圧供給手段は、ＰＮＰ型トランジスタのエミッ
タを電圧制御発振器の入力端子に、そのコレクタを負極
性の電源にそれぞれ接続し、かつそのベースに第２のコ
ントロール信号を供給するようにしてなることを特徴と
する請求項１記載の位相同期ループ回路。 - 【請求項４】 前記ビート周波数検出回路は、 基準信号をデータ入力とし、比較信号をクロック入力と
する第１のフリップフロップと、 第１のフリップフロップ回路の出力信号の立ち上がりを
トリガ入力とし所定の時間パルスを出力するモノステー
ブルマルチバイブレータと、 モノステーブルマルチバイブレータからの出力信号をデ
ータ入力とし、前記第１のフリップフロップ回路からの
出力信号をクロック入力とする第２のフリップフロップ
とを具備することを特徴とする位相同期ループ回路。 - 【請求項５】 入力された基準信号と出力信号を所定の
分周値で分周した比較信号との位相差を検出して誤差信
号を形成する位相比較器と、 この位相比較器からの誤差信号の低周波成分を抽出する
低域フィルタと、 この低域フィルタの抽出信号を増幅する増幅器と、 入力基準信号と前記比較信号との周波数差によるビート
周波数を検出するとともに、このビート周波数が設定値
以上になったことを識別し、かつビート周波数の状態を
示す情報を持つ掃引制御信号を出力するビート周波数検
出回路と、 このビート周波数検出回路から、ビート周波数が設定値
以上であるという情報を持つ掃引制御信号が入力された
ときに第１のコントロール信号および第２のコントロー
ル信号を形成する電圧制御回路、前記電圧制御回路から
の第１のコントロール信号を応じて正極性側の電圧を周
波数制御電圧として出力する第１の電圧供給手段、前記
電圧制御回路からの第２のコントロール信号を応じて負
極性側の電圧を周波数制御電圧として出力する第２の電
圧供給手段、増幅回路からの制御電圧を周波数制御電圧
として出力する抵抗器を備え、前記第１の電圧制御手段
および前記第２の電圧制御手段により強制的に周波数制
御電圧を正負極性に掃引し、あるいはビート周波数が設
定以下であるという情報を持つ掃引制御電圧が入力され
たときに前記第１の電圧制御手段および前記第２の電圧
制御手段の動作を停止して前記増幅器からの制御電圧を
前記抵抗器を介して周波数制御電圧として出力する掃引
回路と、 この掃引回路からの周波数制御電圧に応じて前記出力信
号の周波数を制御する電圧制御発振器とを具備すること
を特徴とする位相同期ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7042733A JP2962183B2 (ja) | 1995-03-02 | 1995-03-02 | 位相同期ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7042733A JP2962183B2 (ja) | 1995-03-02 | 1995-03-02 | 位相同期ループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08242167A true JPH08242167A (ja) | 1996-09-17 |
| JP2962183B2 JP2962183B2 (ja) | 1999-10-12 |
Family
ID=12644247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7042733A Expired - Lifetime JP2962183B2 (ja) | 1995-03-02 | 1995-03-02 | 位相同期ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2962183B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100526386B1 (ko) * | 1997-03-06 | 2005-12-21 | 텍사스 인스트루먼츠 인코포레이티드 | 자동적인 초기화 및 차단에 의해서 위상 동기 루프를 로크 상태로 스위핑시키기 위한 시스템 |
| US10461756B2 (en) | 2016-12-19 | 2019-10-29 | Mitsubishi Electric Corporation | PLL circuit |
-
1995
- 1995-03-02 JP JP7042733A patent/JP2962183B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100526386B1 (ko) * | 1997-03-06 | 2005-12-21 | 텍사스 인스트루먼츠 인코포레이티드 | 자동적인 초기화 및 차단에 의해서 위상 동기 루프를 로크 상태로 스위핑시키기 위한 시스템 |
| US10461756B2 (en) | 2016-12-19 | 2019-10-29 | Mitsubishi Electric Corporation | PLL circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2962183B2 (ja) | 1999-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0195500B1 (en) | Charge-pump circuit for a phase-locked loop | |
| US20020008586A1 (en) | PLL Frequency synthesizer circuit | |
| JPH08242167A (ja) | 位相同期ループ回路 | |
| JP3849368B2 (ja) | Ｐｌｌ回路 | |
| US5153725A (en) | Automatic frequency control circuit | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| JP2743133B2 (ja) | 位相検出器 | |
| JP3152191B2 (ja) | アナログ形位相同期回路 | |
| JPH0741217Y2 (ja) | Ｐｌｌ回路 | |
| JP2002050961A (ja) | フェイズロックループ回路 | |
| JP2870466B2 (ja) | 位相同期回路 | |
| JP3439143B2 (ja) | 水平同期回路 | |
| JP2520762Y2 (ja) | Ｐｌｌ回路 | |
| JPH09331254A (ja) | Ｐｌｌ回路 | |
| JPH0546357Y2 (ja) | ||
| JPH11330960A (ja) | Ｐｌｌ回路 | |
| JP3042009B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH033166A (ja) | 位相同期方法、位相同期回路、データ速度検出方式および位相同期回路の自走発振周期制御手段 | |
| JPS60160220A (ja) | ドリフト検出回路 | |
| JPH09191420A (ja) | Ｐｌｌ回路装置 | |
| JP2766094B2 (ja) | 位相ロックループ | |
| JPH1013224A (ja) | Ｐｌｌ回路 | |
| JPH0936735A (ja) | ロックはずれ検出回路 | |
| JPH08195964A (ja) | カラーテレビジョン受像機における電圧制御発振回路 | |
| JPH07120947B2 (ja) | クロック形成回路 |