JPH08125532A - 位相同期回路 - Google Patents

Abstract

(57)【要約】 【目的】 位相比較器の位相誤差信号を電圧制御発振器
の周波数可変範囲内に引き込んで、同期信号入力に位相
同期させたクロックを発生させる。 【構成】 位相比較器２で入力同期信号と基準信号との
位相差を検出し、この検出信号に基づいて電圧制御発振
部４で所定周波数の信号を発生させ、この信号によりク
ロック生成部５でクロックを生成し、同クロックを分周
して基準信号とし、位相比較器２からの入力により検出
部８で位相差状態に応じた検出信号を出力し、位相ずれ
検出部２０で入力同期信号と基準信号とから位相ずれを
検出し、位相ずれ検出部２０及び検出部８からの検出信
号入力により位相ずれの状態を判別部２１で判別し、ク
ロック生成部５で生成するクロック周波数を変化させる
係数を予め係数記憶部２２に記憶させておき、制御部７
で判別部２１の判別結果に応じて係数記憶部２２から係
数を読み出してクロック生成部５を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号等の同期信号
に位相同期したクロック信号を発生させる位相同期回路
に関する。

【０００２】

【従来の技術】従来の位相同期回路は図５に示すよう
に、位相比較器２で映像信号等から分離した同期信号入
力Ｖ１と、分周器６から入力される基準信号との位相差
を比較して位相誤差信号を検出し、位相誤差信号を低域
フィルタ３で直流電圧に変換して電圧制御発振器（ＶＣ
Ｏ）４に入力し、この入力により電圧制御発振器４で信
号を発振させて発振出力をクロック生成部５に入力し、
この入力によりクロック生成部５で所定の周波数のクロ
ックを生成し分周器６に入力し、分周器６で所定の分周
を行って前記基準信号として出力し位相比較器２に入力
していた。一方、位相比較器２からの位相誤差信号を検
出部８に入力し、検出部８では入力された位相誤差信号
から位相差状態に応じて検出信号を出力し制御部７に入
力し、制御部７では前記入力に応じて制御信号を出力し
クロック生成部５に入力し、クロック生成部５は前記入
力に応じてクロックの周波数を変化させて出力するよう
にして、同期信号入力Ｖ１に位相同期したクロックをク
ロック生成部５から出力できるようにしていた。さら
に、分周器６のリセット部９を設けて、同期信号入力Ｖ
１と基準信号との位相差が大きくなった場合、位相比較
器２で位相比較ができなくなるため、リセット部９とし
て例えばＮＡＮＤゲート回路を用いて、同期信号入力Ｖ
１と基準信号のＮＡＮＤをとって出力し、分周器６に入
力して分周器６をリセットするようにしていた。

【０００３】

【発明が解決しようとする課題】ところが図６に示すよ
うに、電圧制御発振器４の周波数可変範囲と同じパルス
幅を有する基準信号を分周器６から出力することは困難
であり、例えば、基準信号のパルス幅Ｔ２より電圧制御
発振器４の周波数可変範囲（位相同期範囲Ｔ１）が狭い
もの使用したとする。同期信号入力Ｖ１がパルス幅Ｔ２
より外れたときは、分周器６がリセットされ、同期信号
入力Ｖ１がパルス幅Ｔ２に含まれるタイミングであれ
ば、制御部７はロック状態とみなしてクロック生成部５
を制御するが、位相比較器２で検出された位相誤差信号
が電圧制御発振器４の周波数可変範囲（位相同期範囲Ｔ
１）から外れているときは、同期信号入力Ｖ１に位相同
期したクロックをクロック生成部５で生成することがで
きなくなるといった問題点があった。

【０００４】本発明は、上記のような問題点に鑑みてな
された発明であり、入力同期信号と基準信号とから位相
ずれを検出する位相ずれ検出部と、予めクロック生成部
で生成するクロックの周波数を変化させる係数を記憶さ
せた係数記憶部とを設けて、位相ずれ検出部で位相ずれ
が検出されたときは、この検出信号に基づき係数記憶部
から所定の係数を読み出してクロック生成部のクロック
の位相を変化させ、位相比較器の位相誤差信号が電圧制
御発振器の周波数可変範囲に入るようにすることによ
り、同期信号入力に位相同期したクロックを発生させる
ことが可能な位相同期回路を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】本願第１の発明は、入力
同期信号と基準信号との位相差を検出して位相誤差信号
を出力する位相比較器と、この位相比較器からの位相誤
差信号に基づいて所定周波数の信号を発生させる電圧制
御発振部と、この電圧制御発振部からの入力信号により
クロックを生成するクロック生成部と、このクロック生
成部からのクロックを分周して基準信号として前記位相
比較器に入力する分周器と、前記位相比較器から入力さ
れる位相誤差信号を検出して位相差状態に応じた検出信
号を出力する検出部と、この検出部からの検出信号によ
り前記クロック生成部で生成するクロックの周波数を制
御する制御部とからなる位相同期回路において、前記入
力同期信号と前記基準信号とから位相ずれを検出する位
相ずれ検出部と、この位相ずれ検出部からの検出信号入
力と前記検出部からの検出信号入力により位相ずれの状
態を判別する判別部と、入力同期信号と基準信号との位
相差に応じて前記クロック生成部で生成するクロックの
周波数を変化させる係数を予め記憶させた係数記憶部と
を設け、前記判別部の判別結果に応じて前記係数記憶部
に記憶させた係数を読み出して前記制御部で前記クロッ
ク生成部の周波数を変化させることを特徴とする。

【０００６】本願第２の発明は、前記位相ずれ検出部
が、前記基準信号入力から所定のタイミングで位相ずれ
検出パルスを生成するカウンタと、このカウンタからの
位相ずれ検出パルスと前記入力同期信号とを演算して出
力するゲート回路と、このゲート回路からの出力をラッ
チするラッチ部とを備えたことを特徴とするものであ
る。

【０００７】

【作用】本願第１の発明の位相同期回路においては、位
相比較器で入力同期信号と基準信号との位相差を検出し
て位相誤差信号を出力し、この位相誤差信号を検出部で
検出して位相差状態に応じた検出信号を出力し制御部に
入力している。位相比較器で検出した位相誤差信号が電
圧制御発振部の周波数可変範囲から外れたときは、位相
ずれ検出部で入力同期信号と前記基準信号とから位相ず
れを検出し制御部に入力し、制御部では位相ずれの検出
信号と前記検出部から入力される検出信号を前記判別部
で、位相が遅れているのか、あるいは進んでいるのか又
は位相が同期しているのか判別し、この判別結果に応じ
た係数を係数記憶部から読み出して制御信号を出力しク
ロック生成部に入力して、クロック生成部で位相比較器
で検出した位相誤差信号が電圧制御発振部の周波数可変
範囲内に入るように生成するクロックの周波数を変化さ
せる。従って、電圧制御発振部では位相比較器で検出し
た位相誤差信号に応じた信号を発振させることができ、
電圧制御発振部からの信号によりクロック生成部で同期
信号入力に位相同期したクロックを発生させることが可
能となる。

【０００８】本願第２の発明の位相同期回路において
は、位相ずれ検出部をカウンタとゲート回路とラッチ部
とで構成しており、クロック生成部からのクロックに基
づいてカウンタで位相ずれ検出パルスを生成し、ゲート
回路で位相ずれ検出パルスと入力同期信号とを演算して
出力するようにしており、クロック生成部からのクロッ
クと入力同期信号との間で位相同期がとれていなけれ
ば、ゲート回路から信号が出力されるため、この出力を
ラッチ部でラッチして出力するようにすれば、位相ずれ
の検出信号を出力することが可能となる。

【０００９】

【実施例】図１は、本発明の一実施例を示す位相同期回
路のブロック図である。同図において、図５の従来例で
示したものと同一のものは同一の符号を付している。入
力端子１には例えば映像信号入力から分離した同期信号
Ｖ１を入力し、同入力を分岐させて、位相比較器２、リ
セット部９及び位相ずれ検出部２０に各々入力してい
る。位相比較器２では同期信号入力Ｖ１と、分周器６か
ら入力される基準信号との位相差を比較して位相誤差信
号を検出し、位相誤差信号を低域フィルタ３で直流電圧
に変換して電圧制御発振器（ＶＣＯ）４に入力し、電圧
制御発振器４では所定の周波数の信号を発振し、発振さ
せた発振出力をクロック生成部５に入力して、クロック
生成部５では電圧制御発振器４からの発振出力に位相同
期した所定の周波数のクロックを生成し分周器６に入力
して、分周器６で所定の分周を行って基準信号として出
力し位相比較器２に入力している。

【００１０】一方、位相比較器２からの位相誤差信号を
検出部８に入力し、検出部８で位相同期状態を、位相進
み、位相遅れあるいは位相同期状態に分けて判別し，マ
イコンに入力できるような制御信号、例えば２ビットの
信号に変換して出力する。制御部７としては例えばマイ
コンを使用し、制御部７は入力された２ビットの制御信
号を判別部２１で判別し、判別結果に応じて係数記憶部
２２に記憶させた係数を読み出し、読み出した係数に応
じた信号を出力しクロック生成部５に入力して、クロッ
ク生成部５で所定の周波数のクロックを生成して出力す
る。

【００１１】図２は、図１の位相ずれ検出部２０の一実
施例を示すブロック図であり、図３は、位相ずれ検出部
の動作を説明する動作説明図であり、以下、図２及び図
３を参照して実施例について説明する。位相ずれ検出部
２０はカウンタ２７とゲート回路２８とラッチ部２９と
で構成されており、分周器６からの基準信号Ｖ２を入力
端子２５を介してカウンタ２７に入力し、カウンタ２７
では図３に示すように、入力された基準信号Ｖ２から所
定時間をカウントし、所定のパルス幅とした位相ずれ検
出パルスＰを生成する。位相ずれ検出パルスＰは位相ず
れを検出するため基準信号Ｖ２から時間的に遅延させた
タイミングで生成し、また、位相ずれを検出しやすくす
るため基準信号Ｖ２よりパルス幅を広げたものとしてい
る。

【００１２】ゲート回路２８の一端に位相ずれ検出パル
スＰを入力し、他端に同期信号入力Ｖ１を入力し、ゲー
ト回路２８で両入力を演算しノアをとって信号を出力す
る。例えば、位相比較器２で検出した位相誤差信号が大
きく、図６に示す電圧制御発振器４の周波数可変範囲Ｔ
１から外れたときは、入力同期信号Ｖ１と基準信号Ｖ２
は位相同期がとれなくなるため、従って、位相ずれ検出
パルスＰに対して同期信号入力Ｖ１は相対的に時間的な
タイミングが移動することとなり、位相ずれ検出パルス
ＰのＬレベルと同期信号入力Ｖ１のＬレベルと合致した
ときにゲート回路２８からはＨレベルの信号が出力され
る。ゲート回路２８からの出力はラッチ部２９に入力し
ており、ラッチ部２９にはラッチ信号として同期信号入
力Ｖ１を入力しており、ラッチ部２９は同期信号入力Ｖ
１でラッチしてゲート回路２８からの信号を出力し制御
部７に入力する。また、同期信号入力Ｖ１に対して基準
信号Ｖ２が位相同期しているときは、ゲート回路２８か
らは信号が出力されないため、従って、位相ずれ検出部
２０で同期信号入力Ｖ１と基準信号Ｖ２との位相ずれを
検出することができる。

【００１３】図４は、図１の位相比較器の位相比較動作
を説明する説明図である。位相比較器２では入力同期信
号Ｖ１と基準信号Ｖ２の位相を比較するようにしてお
り、入力同期信号Ｖ１に対して基準信号Ｖ２の位相が進
んでいるときは、（Ａ）に示すように位相差ｔ１を検出
して出力し、入力同期信号Ｖ１に対して基準信号Ｖ２の
位相が遅れているときは、（Ｂ）に示すように位相差ｔ
２を検出して出力する。位相差ｔ１及び位相差ｔ２が電
圧制御発振器４の周波数可変範囲Ｔ１から外れたとき
は、位相ずれ検出部２０から位相ずれの検出信号が制御
部７に入力される。検出部８では位相が進んでいるの
か、遅れているのか判定して位相状態の検出信号を制御
部７に入力し、制御部７を介して判別部２１で位相ずれ
の検出信号と位相状態の検出信号とを判別し、位相進み
あるいは位相遅れ結果に応じて係数記憶部２２に記憶さ
せた係数を読み出し、読み出した係数に応じた信号を出
力しクロック生成部５に入力して、クロック生成部５で
生成するクロックの周波数を変化させる。

【００１４】位相比較器２で検出した位相誤差信号が電
圧制御発振器４の周波数可変範囲内に入るようにするた
めに必要なクロックの位相の変化幅Ｔ０は、図６から以
下のようになる。 （パルス幅Ｔ１−周波数可変範囲ｔ）÷２＝Ｔ０ 少なくとも変化幅Ｔ０を与えることが可能な係数を係数
記憶部２２に記憶させておき、判別部２１での判別結果
に応じて係数記憶部２２に記憶させた係数を制御部７で
読み出し、読み出した係数に応じた制御信号を出力しク
ロック生成部５に入力して、クロック生成部５で生成す
るクロックの周波数を変化させ、入力同期信号Ｖ１に対
する基準信号Ｖ２の位相差ｔ１がｔ３に、あるいは位相
差ｔ２がｔ４になるように変化させる。

【００１５】従って、同期信号入力Ｖ１がパルス幅Ｔ２
より外れたときは、従来例と同様に分周器６をリセット
して誤動作しないようにし、同期信号入力Ｖ１がパルス
幅Ｔ２に含まれるタイミングで、位相比較器２で検出さ
れた位相誤差信号が電圧制御発振器４の周波数可変範囲
（位相同期範囲Ｔ１）から外れているときは、検出部８
及び位相ずれ検出部２０の検出信号に基づきクロック生
成部５を制御して、位相比較器２で検出した位相誤差信
号が電圧制御発振部４の周波数可変範囲内に入るように
生成するクロックの周波数を変化させることができるた
め、同期信号入力Ｖ１に位相同期させて電圧制御発振器
４を発振させることができ、クロック生成部５から同期
信号入力Ｖ１に位相同期させたクロックを出力させるこ
とができる。

【００１６】

【発明の効果】以上説明したように、本発明によれば、
入力同期信号と基準信号とから位相ずれを検出する位相
ずれ検出部と、予めクロック生成部で生成するクロック
の周波数を変化させる係数を記憶させた係数記憶部とを
設けて、位相ずれ検出部で位相ずれが検出されたとき
は、この検出信号に基づき係数記憶部から所定の係数を
読み出してクロック生成部のクロックの位相を変化させ
て、位相比較器の位相誤差信号が電圧制御発振器の周波
数可変範囲に入るように制御することができ、従って、
同期信号入力に位相同期したクロックを発生させること
が可能な位相同期回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す位相同期回路のブロッ
ク図である。

【図２】図１の位相ずれ検出部の一実施例を示すブロッ
ク図である。

【図３】図１の位相ずれ検出部の動作を説明する説明図
である。

【図４】図１の位相比較器の位相比較動作を説明する説
明図である。

【図５】従来例を示す位相同期回路のブロック図であ
る。

【図６】従来例の位相同期回路の動作を説明する説明図
である。

【符号の説明】

１ 入力端子 ２ 位相比較器 ３ 低域フィルタ ４ 電圧制御発振器 ５ クロック生成部 ６ 分周器 ７ 制御部 ８ 検出部 ２０ 位相ずれ検出部 ２１ 判別部 ２２ 係数記憶部 ２５ 入力端子 ２６ 入力端子 ２７ カウンタ ２８ ゲート回路 ２９ ラッチ部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力同期信号と基準信号との位相差を検
   出して位相誤差信号を出力する位相比較器と、この位相
   比較器からの位相誤差信号に基づいて所定周波数の信号
   を発生させる電圧制御発振部と、この電圧制御発振部か
   らの入力信号によりクロックを生成するクロック生成部
   と、このクロック生成部からのクロックを分周して基準
   信号として前記位相比較器に入力する分周器と、前記位
   相比較器から入力される位相誤差信号を検出して位相差
   状態に応じた検出信号を出力する検出部と、この検出部
   からの検出信号により前記クロック生成部で生成するク
   ロックの周波数を制御する制御部とからなる位相同期回
   路において、前記入力同期信号と前記基準信号とから位
   相ずれを検出する位相ずれ検出部と、この位相ずれ検出
   部からの検出信号入力と前記検出部からの検出信号入力
   により位相ずれの状態を判別する判別部と、入力同期信
   号と基準信号との位相差に応じて前記クロック生成部で
   生成するクロックの周波数を変化させる係数を予め記憶
   させた係数記憶部とを設け、前記判別部の判別結果に応
   じて前記係数記憶部に記憶させた係数を読み出して前記
   制御部で前記クロック生成部の周波数を変化させること
   を特徴とする位相同期回路。
2. 【請求項２】 前記位相ずれ検出部が、前記基準信号入
   力から所定のタイミングで位相ずれ検出パルスを生成す
   るカウンタと、このカウンタからの位相ずれ検出パルス
   と前記入力同期信号とを演算して出力するゲート回路
   と、このゲート回路からの出力をラッチするラッチ部と
   からなる請求項１記載の位相同期回路。