JPS5942676Y2 - 伝達誤差信号弁別回路 - Google Patents

Description

【考案の詳細な説明】 この考案は歯車または自在継手等の回転伝達系の伝達誤
差測定装置に関するものである。

従来、自在継手等の回転伝達系の伝達誤差の測定は、第
１図に示すようにロータリエンコーダ３゜４を自在継手
１の駆動側２３と従動側２４にそれぞれ設けて、モータ
２を回した際に駆動側２３のロータリエンコーダ３から
発生するパルス数（ロータリエンコーダ３，４は例えば
１回転で８６４００パルスの信号を発生する）と、従動
側２４のロータリエンコーダ４から発生するパルス数と
の差を求めて伝達誤差とする方法がある。

すなわち、自在継手等の伝達誤差を測定する場合には例
えば駆動側２３を１度づつ回してこの１度毎のパルスの
差を求めてグラフ上にプロットすれば駆動側の回転角度
毎の伝達誤差を求めることができる。

（これは駆動側２３のロータリエンコーダ３からのパル
スを横軸要素とし、パルス数の差を縦軸要素とすればＸ
−Ｙプロッタ等によって自動的に描かせることも可能で
ある。

）然しながら、このような測定方法において問題となる
のは、測定精度を向上するためにはロータリエンコーダ
３，４は１回転あたり膨大なパルス信号を発生するが、
パルス数差を演算するために設けられている図示しない
カウンタにはロータリエンコーダ３と４から同一タイミ
ングでパルスが入力されることが頻繁にあり、パルスの
計数漏れが生ずるということである。

この計数漏れをなくすために、ロータリエンコーダから
パルスが入力されることにより所定時間反転する単安定
マルチバイブレータを設げ（すなわち、単安定マルチバ
イブレータによってパルスを所定時間ラッチさせるわけ
である）、これが反転している間に第３図０ＵＴ２で示
す時分割同期信号により同期をとって図示しないカウン
タヘパルスを出力する方法が考えられるが、単安定マル
チバイブレータの時定数回路はコンデンサ、抵抗により
構成されるので反転時間を一定に保つことが難しく（一
般に反転時間を短くすればするほど精度は低下する）、
特に、自在継手等を高速で回して伝達誤差を測定したい
場合や、ロータリエンコーダより１回転毎に発生される
パルス数を増やして測定精度をあげたい場合等には、単
安定マルチバイブレータの反転時間を短くしなくてはな
らず、信頼性が著しく低下するという問題があった。

本考案はこのような事情に鑑みてなされたもので、信頼
性が高くかつ安定した精度で伝達誤差を測定できる回転
伝達系の伝達誤差測定装置の提供を目的とするものであ
る。

以下、本考案の一実施例を図面により詳細に説明する。

まず、第１図において、自在継手１を回転させる駆動用
のモータ２には（モータを用いずに手回しで行うことも
できる）駆動力を滑らかに負荷に伝達するためのカップ
リング６が取り付けられ、同カップリング６の出力側の
駆動軸９ａは軸台９により本体８に設置されている。

そしてこの駆動軸９ａには１回転毎に８６４００パルス
を発生するロータリエンコーダ（パルス発生器）３が取
り付けられている。

また、従動側においては従動軸１０ａは軸台１０により
本体８に設置され、同従動軸１０ａは回転を滑らかに伝
達するカップリングＴを介して自在継手１に適切な負荷
を与えるためのブレーキ５に接続されている。

そして、この従動軸１０ａにも１回転毎に８６４００パ
ルスを発生するロータリエンコーダ（パルス発生器）４
が取り付けられている。

次に、測定回路の構成を第２図に基づいて説明すると、
この回路は、発振器（クロック信号発生回路）１１と分
周器（時分割同期信号発生回路）１２と、ディレィフリ
ップフロップ回路１３〜２０と、オアゲート２１，２２
とから構成されている。

そして、ロータリエンコーダ３，４の出力信号はディレ
ィフリップフロップ回路（以後り型ＦＦという）１３，
１４および１５，１６のクロック端子ＣＫに入力され、
同り型ＦＦ１３〜１６の論理設定用端子りはゲート論理
条件用負荷抵抗器Ｒ１〜Ｒ４を介して、電源子Ｂに接続
されている。

また、発振器１１の発振出力は分周器１２と、後段のＤ
型ＦＦ（同期回路）１７〜２０のクリヤ端子ＣＬに入力
され、前段のＤ型ＦＦ１３〜１６の出力端子Ｑは後段の
Ｄ型ＦＦ１７〜２０の論理設定用端子りにそれぞれ接続
されている。

さらにまた、Ｄ型ＦＦ１７と２０の出力端子Ｑはオアゲ
ート２２０入力測に、またＤ型ＦＦ１８と１９の出力端
子Ｑはオアゲート２１の入力側にそれぞれ接続されてい
る。

このような構成において、発振器１１はロータリエンコ
ーダ３，４かも出力されるパルスの周期の−以下の周期
で自励発振しており、この発振器力が入力される分周器
１２は、これを分周してその出力端子であるビット１〜
ビツト４より第３図Ｐ１〜Ｐ４に示すように所定のタイ
ミングで順次パルスを出力している。

この状態で、自在継手１の駆動、側２３が正方向に回転
されてロータリエンコーダ３から第３図のＦ３に示すよ
うに時限Ｔ□においてパルスが出力されると、このパル
スによりＤ型ＦＦ１３はセットされ、同り型ＦＦの出力
端子Ｑの出力Ａ１がハイレベル（以後Ｈという）に反転
して後段のＤ型ＦＦ１Ｔの論理設定用端子りがＨに設定
される。

次に、Ｄ型ＦＦ１７には時限Ｔ４になるとこれのクロッ
ク端子ＣＫに第３図に示すパルスＰ□が入力される。

このため、同り型ＦＦ１７は反転して出力端子ＱがＨ１
出力端子Ｑがローレベル（以後りという）となる。

このためアウトプットＯＵＴ、はＨとなる一方（第３図
０ＵＴ２）、前記り型ＦＦ１３はリセットされる。

さらにたの後、発振器１１の出力側と接続されたクリア
端子ＣＬは、発振出力ＰｏによってＬにされるので、Ｄ
型ＦＦ １７はリセットされる。

このようにして、ロータリエンコーダ３あるいは４から
入力されるパルスは、Ｄ型ＦＦ１３〜１６によって一時
的にラッチされるとともに分局器１２かもの時分割同期
信号に同期させて所定のタイミングで順次出力されるわ
けである。

従って、例えば第３図０ＵＴ２に示すように、ロータリ
エンコーダ３，４からパルスＲ３，Ｒ４が同時にＤ型Ｆ
Ｆ１４および１６に入力されても、前述と同様の過程に
よってＤ型ＦＦ１８，２０からは第３図０ＵＴ２，０Ｕ
Ｔ４に示すように時分割同期信号Ｐ２．Ｐ４にそれぞれ
同期して異なるタイミングで出力されるので、図示しな
い可逆カウンタにパルスが同時に入力されてカウント不
能となるといった不具合は防止されることになる。

なお、第３図ではロータリエンコーダ３，４を逆回転さ
せた場合に出力されるパルスＲ３，Ｒ４と、ロータリエ
ンコーダ３を正回転させた場合に出力されるパルスＦ３
（ロータリエンコーダ４からのパルスＦ４は省略されて
いる）とが説明の便宜上同じ図中に描かれているが、実
際にはモータ２を正回転させた場合にはロータリエンコ
ーダ３，４からはパルスＦ３．Ｆ４のみが、モータ２を
逆回転させた場合にはパルスＲ３，Ｒ４のみがそれぞれ
出力されるものであり、パルスＦ３とＲ４とが同時に出
力されることはない。

（ただし、第３図では時限Ｔ□とＴ２との間にモータ２
を逆転させればこのような場合もありうる。

次に伝達誤差の測定方法を以下に説明する。

例えば、モータ２を正回転させると駆動側のロータリエ
ンコーダ３からはこれの正回転によってパルスＦ３が、
また従動側のロータリエンコーダ４からはパルスＦ４が
出力される。

このため、このパルスＦ３．Ｆ４を計数したΣＦ３．Σ
Ｆ４の差を求めれば正回転させたときの伝達誤差φＥを
求めることができる。

つまり、 φＥ＝ΣＦ３−ΣＦ４＝Σｆ３−Σ
ｆ４ である。

ただし、ｆ３．ｆ４は、ロータリエンコーダ３゜４かも
のパルスＦ３．Ｆ４をＤ型ＦＦ１３，１５へ一時記憶さ
せるとともに時分割同期信号に同期させて出力したパル
スである。

また、モータ２を逆回転させると駆動側のロータリエン
コーダ３からはこれの逆回転によってパルスＲ３が、ま
た従動側のロータリエンコーダ４からはパルスＲ４が出
力される。

このため、このパルスＲ３，Ｒ４を計数したΣＲ３，Σ
Ｒ４の差を求めれば逆回転時の伝達誤差φＥを求めるこ
とができる。

つまり、 φＥ＝ΣＲ４−ΣＲ３＝Σｒ４−Σ
ｒ３ である。

ただし、ｒ３５ｒ４は、ロータリエンコーダ３゜４かも
のパルスＲ３，Ｒ４をＤ型ＦＦ１４，１６へ一時記憶さ
せるとともに時分割同期信号に同期させて出力したパル
スである。

なお、このモータ２を逆転させた場合には従動側のロー
タリエンコーダ４のパルス数から駆動側ノロータリエン
コーダ３のパルス数を減算しているが、駆動側から従動
側を減算するか、従動側から駆動側を減算するかは所望
に応じて設定すればよいものであって、要するにパルス
数の減算さえできればよいわけである。

そして、このような減算は正回転時と逆回転時とにわけ
てそれぞれ個別のカウンタを設けて行う方法も考えられ
るが、本例ではオアゲート回路２１゜２２を設げてこれ
を一つのカウンタで行えるよう構成している。

すなわち、正回転時にはパルスｆ３はオアケート２２を
介してアウトプット０ＵＴ４より出力され、パルスｆ４
はオアゲート２１を介してアウトプット０ＵＴ３より出
力される。

また、逆回転時にはパルスｒ４はオアゲート２２を介し
てアウトプット０ＵＴ４より出力され、パルスｒ３はオ
アゲート２１を介してアウトプット０ＵＴ３より出力さ
れる。

従って、このアウトプット０ＵＴ３と０ＵＴ４とを図示
しないカウンタに接続しておけば、正回転時と逆回転時
の演算を一つのカウンタで行うことができる。

なお、本例ではパルス発生源（ロータリエンコーダ）が
２個の場合について説明したが、３個所以上の複数入力
に対してもＤ型ＦＦをカスケード接続し、分周器の出力
数Ｐ□〜ＰｎをＤ型ＦＦの数に対応して増加することに
より、容易に対応させることができる。

また、分周回路１２はフリップフロップを直列接続する
ことにより構成できることはもちろんである。

以上説明したように、本考案ではロータリエンコーダか
らのパルスを各ディレィフリップフロップ回路に一時的
に記憶させ、これを時分割信号発生回路からの時分割信
号によって各ディレィフリップフロップ回路毎にあらか
じめ決められたタイミングで出力すると同時に同じタイ
ミングで対応するディレィフリップフロップ回路をリセ
ットする構成にしたことにより、計測の際にパルスが同
時に出力されて計数不能になるといった不具合が防止さ
れ、また、ロータリエンコーダより入力されるパルスの
周期が短くても、単安定マルチバイブレータのように時
定数要素を有する構成要素がないので、時分割同期信号
とのタイミングを確実にとることができる。

このため、信頼性が向上するとともにより一層正確な計
測が可能になるという優れた特徴を有する。

また、装置全体の構成が簡単でかつ使用に際しては特別
な操作を必要としないので、安価でかつ操作の行いやす
い装置を提供できるという特徴も認められる。

なお、本考案は自在継手の伝達誤差のみならず。

他の産業機械、例えば、長大径の軸の回転時における、
ねじれやハイドリック系のロータリアクチェータ等の信
号伝達の遅れ、その他機械装置のリンク機構の遅れ動作
等の測定にも使用できることはもちろんである。

【図面の簡単な説明】

図面は本考案の一実施例を示すもので、第１図は伝達誤
差測定装置の全体の構成を示す説明図、第２図は回路図
、第３図はそのタイミングチャートを示す線図である。 １・・・・・・自在継手、３，４・・・・・・ロータリ
エンコーダ（パルス発生器）、１１・・・・・・発振器
（クロック信号発生回路）、１２・・・・・・分周器（
時分割同期信号発生回路）、１３〜１６・・・・・・デ
ィレィフリップフロップ回路、ＩＴ〜２０・・・・・・
ディレィフリップフロップ回路（同期回路）。

Claims (1)

【実用新案登録請求の範囲】
1. 回転伝達系の駆動側と従動側にそれぞれ設けもれ、所定
   角度回転毎に所定数のパルス信号を発生するＮ個のパル
   ス発生器と、前記各パルス発生器の出力側にそれぞれ接
   続され、パルス発生器からのパルス信号を一次記憶する
   Ｎ個のディレィフリップフロップ回路と、前記各パルス
   発生器が発生するパルス信号の最大周波数のＮ倍以上の
   周波数のクロック信号を発生するクロック信号発生回路
   と、前記クロック信号発生回路からのクロック信号を−
   に分周することによりＮ個の互いに位相の異なる時分割
   同期信号を発生する時分割同期信号発生回路と前記ディ
   レィフリップフロップ回路で記憶したパルス信号をそれ
   ぞれ対応する時分割同期信号に同期させて出力すると同
   時に前記ディレィフリップフロップ回路にリセット信号
   を供給するＮ個の同期回路と、前記駆動側と従動側のパ
   ルス発生器からのパルス信号が両カウント入力に入力さ
   れ、両カウント入力のパルス信号の計数差を出力する加
   逆カウンタとからなることを特徴とする回転伝達系の伝
   達誤差測定装置。