JPS5937626B2 - 多周波信号方式用回路 - Google Patents

Description

【発明の詳細な説明】 本発明は周波数信号方式の回路に関するもので、とくに
周波数信号方式の電話回路の分野に適用町能である。

米国特許第３８２００２８号、第３８３２６３９号およ
び第３７８７８３６号にはデイジタル的に合成された正
弦波形の発生に使用される回路が記載されている。

各特許とも波形をデイジタル信号で合成して表現し、ア
ナログ電流源または抵抗回路網を利用してアナログ変換
をおこなうものである。これらの従来技術に使われてい
るアナログ方法は、パーフオーマンスが温度や湿度など
の周囲の要因によつて変化するという点で完全に予測で
きるわけではない。本発明の目的は、デイジタル技術に
よつて波形を合成し混合する装置を提供することにあり
、その装置については簡単な低域フイルタまたは積分器
がアナログ波形への変換のために使用されるだけである
。

そのようなフイルタは周囲の環境（温度、湿度等）の変
化に対して非常に信頼性が高いものである。本発明は統
計的変換を用いる従来とまつたく異なるデイジタル合成
技術であり、合成と混合が純粋にデイジタル的に行われ
ることを町能にし、フイルタ操作に適する形でのパルス
列を生成している。本発明によれば、ｍアウトオブｎ（
ｎ者択ｍ）周波数信号方式に使用するのに適した回路が
提供される。

本回路は、クロツク信号用の第１の入力手段と、ｍ個の
必要な周波数を規定するデータを受信するための第２の
入力手段と、ｎ個の全周波数のうちのｍ個の周波数のそ
れぞれを合成するためのｍ本の経路とを有し、各経路は
クロツク信号を分周するための分周手段を有し、その分
周比は前記データに応じて選定され、さらに本回路は、
分周手段の出力を繰返し周波数がそれぞれｍ個の周波数
で異なるパルス列に変換するための統計的変換手段と、
パルス列を時間的に交互に配置することによつてパルス
列を混合するための手段とを有する。このようにして、
関連する周波数によつてその周期が変化するパルス数密
度変調されたパルス列が得られる。

したがつて比較的単純なフイルタまたは積分器で直接混
合手段の出力から所望のアナログ波形を出力できる。そ
こで集積回路形式をとれば本発明はこの出力波形当り１
本の出力ピンしか必要とせず、このピンは比較的簡単な
アナログ変換回路に接続されている。混合手段は調整町
能で出力に含まれる各周波数の割合を変えられることが
望ましい。

こうすれば、高い方の周波数を所望の程度にプリエンフ
アシスすることができるが、これは多周波ダイヤル電話
方式には望ましいことである。統計的変換手段は、雑音
発生手段と、所定の順序の数値を表わす信号を分周手段
の出力によつて定まる速度で発生する数値発生手段と、
数値発生手段が出力した数値を雑音発生手段の出力が示
す数値と比較し両数値の間に所定の関係があるときはパ
ルスを出力する比較手段とを有するのが望ましい。

周波数精度を最適にし歪みを少なくするには、高いクロ
ツク周波数が望ましいが、これはこうすれば分周比が大
きくとれ（したがつて高精度になり）波形サンプル数が
多くなる（したがつて歪みが少なくなる）からである。

しかし周波数を高くすれば電力消費が増えるので望まし
くなく、かつクロツク周波数源に水晶クリスタルを使用
しなければならない場合もある。非整数分周をおこなえ
ば、クロツク周波数は半分でよく、精度と歪みの水準を
実質的に同程度に維持できる。好ましい実施例では、こ
うすることによつてクロツク周波数を規定するのにセラ
ミツククリスタルまたはフイルタを使用することができ
るので、水晶のクリスタルの場合より価格が低下する。
この分周操作は、２つの整数で交互に分周し、これらの
整数を平均すると必要な非整数の除数に等しくなるよう
にする手段によつて町能である。

たとえば、２４．５で割ることは２４と２５で交互に割
ることで可能である。こうすれば非整数分周法よりも演
算速度が向上することが、たとえばジャーナル・オブ・
オーデイオ・エンジニアリング・ソサ１テイ（ＪＯｕｒ
ｎａｌＯｆＡｕｄｉＯＥｎｇｉｎｅｅｒｉｎｇＳＯｃｉ
ｅｔｙ）第２０巻、第５号、第３７６〜３８２頁（１９
７２年６月）などで証明されている。本発明をさらによ
く理解しどのようにすればたやすく実施できるかを示す
ために、一例として添付の図面を参照しながら詳細に説
明する。

多くの国々では、通常の回転ダイヤル式電話、すなわち
Ｄ．Ｃ．（直流）断続パルスを出力する電話、に代つて
Ｍ．Ｆ．（多周波）ダイヤル方式またはＭ．Ｆ．信号方
式と称する２信号音発生方式に移行しつつあり、これは
従来、キーボード（鍵盤）によつて動作するものである
。

このような方式ではほとんど瞬時に接続することができ
る。２つの信号音に必要な標準的な条件は、特定周波数
に対して土１．８％以内にあること、全歪みが−２０ｄ
Ｂ以下であること、およびキー操作から１０ミリ秒以内
に発生することなどである。

第１図は、このような多周波信号方式に使用し関連周波
数を規定する信号を発生することのできる波形合成回路
のプロツク図である。この波形合成回路はＩＧＦＥＴ素
子からなる１個の集積回路で形成することもできる。こ
の回路は第１４図に示すように、この回路の入力リード
Ｆ１〜Ｆ８のうちの少なくとも何本かをキーボードに接
続して、キーボードとともに使用するものである。国内
通話では１２キーのキーボードで十分であるが、１６キ
ーのキーボードが必要な場合もある。第１図に示す実施
例では最大１６キーの入力を収容することができる。各
キーを押すと、リードＦ１〜Ｆ４のうちの１本とリード
Ｆ５〜Ｆ８のうちの１本が付勢され、こうして付勢され
たワードの組合せは押されたキーにそれぞれ固有のもの
である。

この波形合成回路は２つの周波数発生部ＡおよびＢを有
し、それらはそれぞれ要素１Ａ，３Ａ，４Ａ，６Ａおよ
び１Ｂ，３Ｂ，４Ｂ，６Ｂから成る。この波形合成回路
はまた他の回路プロツク５，７，８，９および１２を有
する。周波数発生部ＡはリードＦ１〜Ｆ４のいずれが付
勢されたかによつて４つの周波数のうちの１つを発生す
る機能があり、周波数発生部ＢはリードＦ５〜Ｆ８のい
ずれが付勢されたかによつて他の４つの周波数のうちの
１つを発生する機能がある。必要な許容誤差の範囲内で
、周波数発生部Ａは６９７Ｈｚ１７７０Ｈｚ１８５２Ｈ
ｚおよび９４１Ｈｚを出力し、周波数発生部Ｂは１２０
９Ｈｚ１１３３６Ｈｚ１１４７７Ｈｚおよび１６３３Ｈ
ｚを出力する。キーを押すとこの波形合成回路に電源が
供給され、りセツト装置１２も動作する。

周波数発生部Ａを詳しく考察すると、キーを押せばキー
ボードインタフエース１Ａが付勢され、これは分周器３
Ａの除数を制御する。

この分周器が動作すると数値発生手段４Ａにクロツクを
与え、この出力は比較器６Ａで統計的に波形を発生する
擬似ランダム雑音発生器８の出力と比較される。この比
較器の統計的パルス列出力は出力ゲート回路９へ与えら
れ、そこで周波数発生部Ｂの同様の比較器６Ｂの出力と
組み合わされる。２つの周波数発生部の各出力の相対的
レベルは、１／１０割算カウンタ７の出力によつて３．
５／６ｄＢと示した入力端子の信号に従つて−３．５ｄ
Ｂまたは−６ｄＢの割合になるよう調整される。

周波数発生部Ｂは周波数発生部Ａと同様に動作し、やは
り擬似ランダム雑音発生器８を使用する。クロツクは、
クロツクインターフエース５のクロツクインとクロツク
アウト間に接続されたセラミツク共振素子又は他の共振
回路によつて発生された周波数５５９．７ＫＨｚの矩形
波である。

このクロツクはクロックインターフェース回路からリー
ド２０によつて比較器６Ａと６Ｂ、分周器３Ａと３Ｂ、
雑音発生器８、１／１０割算カウンタ７及び出力ゲート
回路９に与えられ、それらの回路の動作のタイミングを
制御している。この回路を、とくに経路Ａについて、第
２〜１３図を参照して詳細に説明する。

インタフエース回路１Ａおよび１Ｂおよびりセツト装置
１２を第２図に示す。

キーボードのキーを押すと、インターフエース回路及び
りセツト装置を含む第１図の波形合成回路に電源が供給
され動作状態になる。そして押されたキーに応じてリー
ドＦ１〜Ｆ４のうちの１本とリードＦ５〜Ｆ８のうちの
１本が付勢される。このリードＦ１〜Ｆ８の論理状態が
４ビツト信号としてリード１３Ａと１３Ｂにより分周器
３Ａと３Ｂに与えられ分周比を決定する。各インターフ
エース回路はデコード回路１４Ａ及び１４Ｂを有し、キ
ーが１つだけ押された場合のみリード１５Ａと１５Ｂに
ＶＡＬＩＤＫＥＹ信号を発生し、このＶＡＬＩＤＫＥＹ
信号をりセツト装置１２に与えている。

りセツト装置１２に電源を供給すると、３個のりセツト
パルスを出力し、これらのパルスのうちの１つはリード
１６に与えられ分周器３Ａ、数値発生手段４Ａおよび比
較器６Ａをりセツトし、第２のパルスはリード１７に与
えられ周波数発生部Ｂの同様の各回路をりセツトし、第
３のパルスはリード１８に与えられ雑音発生器８、１／
１０割算カウンタ７および出力ゲート回路９をりセツト
する。これらのりセツトパルスは通常の動作では「高」
レベルの短パルスである。第３のりセツトパルスは常時
このようなパルスであるが、第１および第２のパルスは
ＶＡＬＩＤＫＥＹ信号をリード１５Ａおよび１５Ｂに出
力したときだけ短パルスとなる。ＶＡＬＩＤＫＥＹ信号
を出力しないとき（たとえば２つのキーを同時に押した
とき）は、第１および第２のりセツトパルスはキーを押
している間「高」レベルを維持し、関連回路の動作を禁
止する。論理回路１９は、キーのいずれかが押されると
エニキーダウン（Ａｎｙ−Ｋｅｙ−ＤＯｗｎ）出力端子
ＡＫＤに出力信号を発生する。

この出力信号は例えば送信装置ミユーテイングのために
用いられうる。゛送信装置ミユーテイング゛とは次のよ
うなことである。いずれかのキーが押されたとき、本発
明の周波数信号装置は２つの信号周波数の形態で電話ラ
インを介してダイヤル情報を伝送する。同時にエニキー
ダウン出力端子ＡＫＤは、キーが押されていることを指
示する出力信号を出力する。出力端子ＡＫＤは電話ライ
ンを介しての電話機の送話器からの可聴信号伝達を打消
す（ミユーテイング）のに用いられ、発呼者の声がダイ
ヤル時に発生している正しい周波数信号と干渉しないよ
うにしている。分周器３Ａはこれを付勢して非整数で分
周する手段を有する。

クロツク周波数５５９．７ｋＨｚの場合、周波数発生部
Ａの除数は５７．５、５２、４７、４２．５で、周波数
発生部Ｂでは３３、３０、３７および２４．５となる。
第３図は第１図の分周器３Ａおよびクロツクインタフエ
ース５の回路図である。インタフエース１Ａからの４本
のリード１３ＡはそれぞれＮＯＲゲートＮ１〜Ｎ４に接
続される。第３図には６段の双安定素子Ｂ１〜Ｂ６から
なる同期カウンタも示されている。この双安定素子の各
段は第４図に示すような型のものである。このカウンタ
は、ＮＡＮＤゲート（ＮＡＮＤｌ）および（ＮＡＮＤ２
）ならびに０Ｒゲート（０１）なる帰還素子を有する。
ＮＯＲゲート（Ｎ５）、インバータ（１１）および（１
２）ならびに双安定回路Ｂ７はクロツク処理手段を形成
し、クロツクインタフエース５によつてリード２０に与
えられるクロツク信号を処理する機能がある。なおリー
ド２０のクロツク信号は本システムの他の個所にも供給
されている。回路Ｂ７は第５図に示す型のものである。
このカウンタはφと表示したクロツク入力によつてクロ
ックの供給を受け、計数をおこなう。

このカウンタの各除数に対応する４つの異なつた計数値
をデコード回路２１Ａを経由して各ＮＯＲゲートＮ１〜
Ｎ４でモニタする。入力リード１３Ａのうちの１本が「
真」（「低」レベル）の信号であるとすれば、関連ゲー
トの出力は関連する計数値に到達するごとに「為」（「
高］レベル）になる。ＮＯＲゲートＮ１〜Ｎ４の出力は
ＮＯＲゲートＮ６の入力に接続されている。Ｎ６への「
為」の入力によつて「真」の出力が発生し、これはカウ
ンタのクリアＣｌ入力に供給されてこのカウンタを復旧
させる。この「真」の出力はまたＮＯＲゲートＮ７を経
て分周器の出力を「為」とする。ＮＯＲゲートＮ７はイ
ンバータ１２からのクロツク信号によつてクロツクを供
給されている。本実施例ではゲートＮ２およびＮ３（ゲ
ートＮ８に接続されていない）は整数の除数５２および
４７の計数を検出する機能がある。ゲートＮ１およびＮ
４は５７と４２の計数を検出し、５７および４２の除数
の値を設定する。しかし、ゲートＮ１とＮ４の出力はＮ
ＯＲゲートＮ８にも接続されていることに注意されたい
。除数値５７又は４２を検出してゲートＮ１とＮ４のい
ずれかの出力が高レベルとなるとそれに応動してゲート
Ｎ６の出力と同様ゲートＮ８の出力も低レベルとなる。
そして双安定回路Ｂ７の動作モードを変更する。この回
路Ｂ７がゲートＮ８から信号を受信すると、クロツク信
号を２つのパルスに分割する。こうするとデコードした
値より１だけ多く計数するだけである。しかしゲートＮ
８がこのように応動しない場合は、クロツクパルスが回
路Ｂ７で阻止されるので、分周器は１周期おきにのみ検
出された計数値より１だけ多い値で分周する。そこで、
平均的には必要な非整数値が得られる。分周器３Ｂは、
この経路では非整数分周が１つしか必要でないのでゲー
トＮ４だけがゲートＮ８に接続されている点で分周器３
Ａと相違する。

このように分周器３Ａでクロツク周波数５５９．７ＫＨ
ｚが分周されるが、その分周されたクロツクの周波数は
所望のトーン周波数の１４倍である。これは後述するよ
うに次段の数値発生手段４Ａにおいて分周クロツクパル
ス１４個でトーン周波数の正弦波１サイクルを形成して
いるからである。分周器３Ａの出力はリード２１から数
値発生手段（４Ａ、第６図）へ与えられるが、この数値
発生手段は第７図に示すタイプの５個の双安定回路から
なる。これらの双安定回路のうち４個のＢ８〜Ｂｌｌで
同期カウンタを構成し、このカウンタに分周されたクロ
ツクがリード２１によつて与えられる。第５番目の双安
定回路は、後述するように次段の比較器６Ａの動作モー
ドを反転させる信号をリード２４ａと２４ｂに発生する
ためのものである。この同期カウンタは分周されたクロ
ツクパルスの到来を計数して３ビツト信号を発生し、６
、３、１、０、１、３、６、・・・・・・・・・の順序
で出力している。従つて、リード２２ａ，２２ｂ，２２
ｃからなるリード２２上の論理出力は、である。この数
列は第８図に示すように正弦波の１サイクルの半分を近
似している。この３ビツト信号出力はリード２２で比較
器６Ａに与えられ、ここでリード２３に入力される擬似
ランダム雑音発生器８の出力と比較される。比較器６Ａ
と雑音発生器８は双方ともクロツクインターフエース５
を経由してクロツクが与えられている。比較器６Ａは、
リード２４により印加される数値発生手段４Ａからのモ
ード信号によつて制御され交互に２つのモードで動作す
る。比較器６Ａにおいてクロックの到来時毎に数値発生
手段４Ａからの３ビット信号と雑音発生器８からの４ビ
ツト信号とが比較され、第１の動作モードでは３ビツト
信号が４ビット信号より大きい場合出力パルスを発生し
、第２の動作モードでは３ビツト信号が４ビツト信号以
下の場合出力パルスを発生している。第１０図に示す雑
音発生器８は、第１１図に示すタイプの４個の双安定回
路からなるカウンタである。雑音発生器８のこのカウン
タはクロツクパルスの到来をＯから１５まで順番に計数
し、その反転出力を４ビツト出力として４本のリード２
３に出力する。この論理状態は、となり、１５、７、１
１、３・・・・・・・・・８、Ｏ、・・・・・・・・・
といつた擬似ランダム数列が発生される。

（この反転手法による擬似ランダム数列は比較器６Ａの
出力に適当な規則性を与えるものである。）この４ビツ
ト擬似ランダム数列と数値発生器４Ａからの３ビツト信
号が比較器６Ａで比較され、リード２４上の信号が例え
ば２４ａ−１、２４ｂ＝０の時の動作モードでは３ビツ
ト信号が４ビツト擬似ランダム数列より大きい時に出力
パルスが発生される。そして３ビツト信号がある１つの
状態にある間に擬似ランダム数列が除数個（例えば５２
個）だけ比較されることに注意されたい。例えば、３ビ
ツト信号が６のとき、擬似ランダム数列が０１１、２、
３、４、５の時出力パルスが生じ、３ビツト信号３のと
き擬似ランダム数列が０１１、２の時出力パルスが生ず
る。従つて、３ビツト信号１パルス中に３ビツト信号が
擬似ランダム数列より大きくなる回数、即ち出力パルス
の数の比は統計的に３ビツト信号６、３、１、０、１、
３、６に対して６、３、１、０） １、３、６である。
従つて、パルス数密度変調された出力が得られる。これ
が積分されて正弦半波にシミユレートされる。残りの正
弦半波を生成するためには、数値発生手段４Ａの第５の
双安定素子２５（第６図）を反転させ、リード２４上の
信号を例えば２４ａ＝０、２４ｂ＝１として数値発生手
段４Ａの１周期が終了すると比較器６Ａの動作モードを
変更させ、３ビツト信号が擬似ランダム数列以下のとき
出力パルスを発生させるようにする。

例えば、３ビツト信号６のとき、擬似ランダム数列６、
７、８、９、１０１１１、１２、１３、１４、１５の時
出力パルスが生ずる。従つて、３ビツト信号６、３、１
、０、１、３、６に対して１６−６−１０１１６３＝１
３、１６−１＝１５、１６−０＝１６、１６−１−１５
、１６−３−１３、１６−６一１０のパルス数の比が統
計的に得られる。この結果比較器６Ａの出力における数
値発生手段４Ａの出力である３ビツト信号２サイクルの
間に生ずるパルス数の比は６、３、１、０、１、３、６
、１０、１３、１５、１６、１５、１３、１０となる。
このようにパルス数の密度変調された出力を積分すれば
所望のアナログ正弦波信号が作成される。波形合成回路
の周波数発生部Ｂも同様の機能を有する。

周波数発生部ＡおよびＢからのパルスを出力ゲート回路
（９、第１２図）にリード２７Ａおよび２７Ｂからそれ
ぞれ入力する出力ゲート回路９は１／１０割算カウンタ
（７、第１２図）の出力にも接続されているが、１／１
０割算カウンタはリード２０のクロツク信号でクロツク
を与えられている。

このカウンタ７は第１１図に示す種類の４個の双安定回
路を有し、出力ゲート回路９は第１３図に示す種類の双
安定回路２８を有する。このカウンタ７は周波数発生部
ＡおよびＢの出力間の相対レベルを３．５ｄＢ／６ｄＢ
入力端子の状態に従つて−３．５ｄＢまたは−６ｄＢｆ
）害拾に調整する機能を有する。１／１０カウンタ７は
１０進カウンタとしてクロツクパルスを計数してデュー
テイレシオ６０％の矩形波を発生させている。

デューテイレシオ６０％の矩形波とは、その１サイクル
期間において高レベルの状態が６０％そして低レベルの
状態が４０％の波形である。第１２図で示されているよ
うにこのデユーテイレシオ６０％の矩形波とリード２７
Ａ上のパルス列の論理積がとられると、リード２７Ａ上
のパルス列の６０％がＡＮＤゲートを通過する。又、デ
ューテイレシオ６０％の矩形波がインバータで反転され
てデユーテイレシオ４０％の反転矩形波が得られ、この
反転距形波とリード２７Ｂ上のパルス列の論理積がとら
れているので、リード２７Ｂ上のパルス列の４０％がＡ
ＮＤゲートを通過する。２つのゲート信号としての矩形
波とその反転矩形波は一方が高レベルのとき必ず他方は
低レベルであるから、ＡＮＤゲートを通過するリード２
７Ａと２７Ｂ上のパルス列は交互に通過し、一本のリー
ドに重なることなく配置される。

そしてリード２７Ａ上のパルス列の通過する割合は６０
％であるから３．５ｄＢ減衰しており、リード２７Ｂ上
のパルス列の通過する割合は４０％であるから−６ｄＢ
減衰しているので、出力レベルとして周波数発生部Ａに
ついて−３，５ｄＢ、周波数発生部Ｂについて−６ｄＢ
の出力比となる。そして出力ゲート回路９の出力パルス
を外部で双極性フイルタまたは漏洩積分器（第１４図、
２９）によつて積分しアナログ出力が得られる。第１４
図は第１図の集積回路３０、セラミツク素子３１および
キーボード３２を示す。なお第１４図でセラミツククリ
スタルは、クロツクパルス源として動作する同一基板上
の（オンチツプ）発振器と接続されているものとする。

しかしこの発振器はそれ以前の図面には示されていなか
つたが、当業者がこれまでに設計した適当な型のもので
あればよい。本発明にしたがつて、純粋にデイジタル的
手段を用いて周波数信号装置で用いられる２つの正弦波
を発生し混合することが可能となり、周囲環境（温度、
湿度）に安定な効果が得られる。

なお、本発明は統計的すなわちランダムまたは擬似ラン
ダム手段を用いて２つの正弦波を発生し混合している。
このことによる本発明の効果は２つある。第１に、統計
的装置の使用はデイジタル的に発生された信号の雑音成
分の周波数を高くするので、そのような雑音成分は簡単
なローバス・フイルタまたは積分器で容易に除去されう
る。第２に、統計的装置は、２つの信号のデイジタル的
混合のため２つの信号が同時的に互いに間に配置される
ことを容易にする。統計的装置の効果は混合されるべき
２つのデイジタル信号の間の特定の位相関係が誤まつた
回路動作をもたらすという危険を減じているのである。

【図面の簡単な説明】

第１図は波形合成回路のプロツク図、第２図は第１図の
プロツク１Ａの詳細回路図、第３図は第１図のプロツク
３Ａの詳細回路図、第４図および第５図は第３図の２個
の双安定回路の回路図、第６図は第１図のプロツク４Ａ
の詳細回路図、第７図は第６図の双安定回路の回路図、
第８図はプロツク４Ａの出力のアナログ表示を示す図、
第９図は第１図の回路のブロツク６Ａの詳細回路図、第
１０図は第１図のプロツク８の詳細回路図、第１１図は
第１０図の双安定回路の回路図、第１２図は第１図のプ
ロツク７および９の詳細回路図、第１３図は第１２図の
双安定回路の回路図、および第１４図は周波数合成回路
と他の素子との接続関係を示す図である。

Claims (1)

1. 【特許請求の範囲】 １ クロック信号を受信する第１の入力手段、ｎ個の周
   波数のうちのｍ個を指定するデータを受信する第２の入
   力手段、および第２の入力手段に接続されｎ個の周波数
   のうちのｍ個の周波数のそれぞれを合成するｍ個の経路
   とからなり、該経路のおのおのは第１の入力手段に接続
   されクロック信号を分周する分周手段を含み、その分周
   比は第２の入力手段で受信された前記データに応じて選
   択されているｎ者択ｍ周波数信号方式用回路において；
   該分周手段の出力をそのパルス密度が該ｍ個の周波数の
   それぞれに関連したアナログ信号の振幅レベルに統計的
   に対応する密度変調パルス列に変換する統計的変換手段
   、および該パルス列を時間的に交互に配置することによ
   つて混合する手段とを含むことを特徴とする回路。 ２ 特許請求の範囲第１項記載の回路において；前記混
   合手段は該パルス列を交互に配置する割合を変えられる
   ように調整可能であるｎ者択ｍ周波数信号方式用回路。 ３ 特許請求の範囲第１項または第２項記載の回路にお
   いて；前記分周手段はクロック周波数を非整数分周する
   手段を含むｎ者択ｍ周波数信号方式用回路。 ４ 特許請求の範囲第１項または第２項記載の回路にお
   いて；前記統計的変換手段は、擬似ランダム雑音発生手
   段、各経路における各分周手段の出力で定まる周波数で
   所定の数値シーケンスを表わす信号を発生する数値発生
   手段、および各経路における該各数値発生手段で発生し
   た数値と該雑音発生手段の出力によつて表わされる数値
   とを比較して両数値間に所定の関係があるときはパルス
   を出力する比較手段とを含むｎ者択ｍ周波数信号方式用
   回路。 ５ 特許請求の範囲第４項記載の回路において；前記分
   周手段はクロック周波数を非整数分周する手段を含むｎ
   者択ｍ周波数信号方式用回路。 ６ 特許請求の範囲第５項記載の回路において；前記非
   整数分周する手段は平均値が非整数である２つの整数で
   交互に分周する手段を含むｎ者択ｍ周波数信号方式用回
   路。 ７ 特許請求の範囲第６項記載の回路において；前記各
   分周手段は、クリア入力を有しクロックパルスを計数す
   るためのリセット可能なカウンタ、および所定の計数値
   を検出し前記クリア入力にクリアパルスを与えるための
   計数検出器とを含み、前記非整数分周手段は前記カウン
   タに供給されるクロックパルスの数をクリアパルス間の
   交互の周期で１だけ変化させる手段を含むｎ者択ｍ周波
   数信号方式用回路。 ８ 特許請求の範囲第７項の回路において；前記各分周
   手段のカウンタは前記第１の入力手段からのクロックパ
   ルスを受信するクロック入力およびクリア入力を有する
   ２進カウンタであり、前記計数検出器は前記カウンタの
   各計数値を検出するための論理ゲートを含み、該論理ゲ
   ートは入力を前記第２の入力手段に接続して前記複数の
   検出手段のうちの１つを前記第２の入力手段におけるデ
   ータにしたがつて付勢し、該論理ゲートの出力を前記ク
   リア入力に接続して、これによつて計数値を検出すると
   前記論理ゲートのうち付勢されたゲートによつて該カウ
   ンタをクリアしているｎ者択ｍ周波数信号方式用回路。 ９ 特許請求の範囲第８項に記載の回路において；前記
   非整数分周手段は、前記第１の入力手段と前記クロック
   入力との間に接続され前記論理ゲートの幾つかからの出
   力に交互に応答して受信されたクロックパルスを２つの
   パルスに分周する手段とを含むことを特徴とするｎ者択
   ｍ周波数信号方式用回路。 １０ 特許請求の範囲第８項または第９項記載の回路に
   おいて；各経路において前記数値発生手段は、関連する
   論理ゲートからパルスを受信するように接続されそして
   正弦波の半サイクルにしたがつて変化する２進符号化さ
   れた数列を出力するように構成された２進カウンタを含
   むｎ者択ｍ周波数信号方式用回路。 １１ 特許請求の範囲第１０項記載の回路において；各
   経路における前記比較手段は、前記数値発生手段からの
   数値用の入力および前記雑音発生手段からの数値用の入
   力を提供する論理素子の配列を含み、該配列は前記数値
   発生手段からの数値が前記雑音発生手段からの数値より
   も大きいときを検出する機能を有し、さらに前記比較手
   段は反転信号を受信すると前記配列の出力を反転する論
   理素子を含み、前記数値発生手段は前記数値発生手段か
   らの２進符号化された数値の各半サイクルの終端で前記
   反転信号を出力する段を有しているｎ者択ｍ周波数信号
   方式用回路。