JPS59152761A - デジタルｆｓｋ変調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ア）技術分野 この発明はデジタル信号を送信するためのＦＳＫ変調回
路に関する。

（イｌ　　ＦＳＫ変調回路 デジタル信号は、ｔｌ、１＋１と０”の２値のいずれか
の値に対応させることができる。デジタル信号を送信、
受信するためには、様々な変調方式がある。

例えば、電圧信号そのものを使う方式がある。

電圧か′Ｈ”′の時にｕ　１　＋＋に対応させ、Ｉｆ　
Ｌ　＋１の時にＯ＋＋に対応させるかのである。

また、信号の１周期の中で、電圧が必ずＨ″とＩｆ　Ｌ
　１１の状態を取るが、＋＋　Ｈ“′の時間の長さを異
らせて、デジタル信号の＋＋　１１１とＩｆ　Ｏ“に対
応させるものもある。パルス幅によって区別し、デジタ
ル信号を送受信する方式である。

こねら、電圧、パルス幅によって、デジタル信号の２値
を区別するものに対して、パルスの繰返し周波数によっ
て、デジタル信号を表わすことにした方式もある。・ Ｆ　Ｓ　Ｋ　（Ｆｒｅｑｕｅｎ’ｃｙ　５ｈｉｆｔ　Ｋ
ｅｙｉｎｇ　）　　変調方式％式％ ＦＳＫ変調方式は、２種類のパルス繰返し周波数ｆｔ、
　、　ｆｏ　ト、テンク）ｌｉ倍信号”Ｌ”　　、”Ｈ
”　とを対応させるものである。

つまり、伝達すべき信号かＩＩ　Ｌ　１′である間は、
周波数ｆＬの信号を発し、伝達すべき信号か’　Ｉ−Ｉ
　”である間は周波数篩の信号を生する。ｆＬと［１丁
は判然と区別できる。例えば、［ｏはＥＬの２倍の周波
数とする。

伝達すべき信号の、単位時間あたりのビット数が少けれ
は、Ｆ　Ｓ　Ｋ変調は有用な方式である。

第４図は伝達すべきデジタル信号を（ａ）に示し、同じ
時刻に於けるＦＳＩ（′変調信号を＋ｂ＋に示した波形
説明図である。

原信号かｌ−１＋）或は°・Ｌ　＋＋である時、Ｆ　Ｓ
　Ｋ変調信号は、周波数がｆＩＩ、又は［Ｌの狭いパル
ス信号となっている。

［ｎ　、　ｆｔは当然、原信号の変化の速さよりも、す
っと高い周波数でなけれはならない。

・第５図はそのような従来例に係るＦ　Ｓ　Ｘ変調回路
の要部の略図である。

カウンタ４０は、二種類の繰返し周波数ｆｔ［ｎのパル
スを発生する。こ才１は、）Ｉ（本クロック発生回路４
１のクロックパルスを、適当な倍数で分周したものであ
る。

入力信号は、パルスｆｂ　、　ｔｏよりも、変化の遅い
信号てＨ”又はＬ″′の二値を取る。

入力信号Ｓは、インバータ４２てＩ−Ｉとしか反転させ
られる。また入力信号Ｓとカウンタの篩の。

パルス出力とは、アントゲ−ｈ　４３０）２人力に接続
される。

反転入力の方は、アンドゲート４４に入力さλ′する。

このアンドゲート４４の他の入力には、カウンタのｆＬ
のパルス出力が接続されている。

アンドゲート４３．４４の出力は、次段のオアゲートに
入力する。オアゲート４５の出力かｌ−’　ＳＫ変変調
出力信号色なる。

このように接続すると、デジタル入力信号か”Ｈ″であ
る間、変調出力信号Ｑは、［ｎの早い繰返しパルスを生
じる。入力信号Ｓが′Ｌ″である間、変調出力信号Ｑは
、ｌｔ、の遅い繰返しパルスを生じる。

このような単純な回路には、次の欠点かある。

入力信号Ｓか、ｌ−１から１−へ、又はＬから１−１へ
変化する瞬間に、［ｏても「Ｉ・でもないパルス幅のパ
ルスか発生ずる。このパルスは、１１　Ｌ　＋＋の信号
であるのか、”’　ｉｉ　”の信号であるのか、受信回
路側で判別することができない。このため、信号の伝送
歪みが現わ）する。

第６図は、このような難点を説明するための波形図であ
る。（ａ）は入力信号Ｓ　、（ｂｌはＦＳＸ変調出力信
号を例示している。（ａｔと＋ｂ＋の間に、周波数ｆＬ
の遅いパルスをｒｃ＋に、周波数ｆｏの速いパルスをｆ
（］）に表わした。

Ｓか、＋＋　１．１　＋＋又はＩ　Ｌ　ｌ”の信号値を
とっている安定した期間ては、［■又はｆ夏・のパルス
が出力信号Ｑに現わねる。しかし、短い、■′ＩからＬ
へ又はＬから１１への遷些の１賃間では、いずれてもな
いパルス幅のパルスが出現する。

ｆ＋ｔ　＋’　［ｂのパルス周波数のパルス幅を−ｒｔ
　、　Ｔ２とする。

簡単のため、周波数かｔｏ　、　ｆＬのパルスの事を、
Ｔ＋パルス、及びＴｌパルスと略記する。

例えは、Ｊの遷移点ては、゛１゛１パルスよりも狭いパ
ルス幅のパルスが生している。こねは、′ＩｌＴｌパル
ス、Ｔ　２パルスが０である期間に、入力信号ＳがＬか
らトｌに文士っているからである。

Ｉ（の遷移点では、（−１−ｔ　−１−’１−２　）の
長、い時間、出１．力信号Ｑは０のままとなる。こり、
は゛ｌ’ｔパルスが立上り、Ｔｌパルスが立下るＩＲ１
ｍｌに、入力信シ−シＳがＨからＬに変化しているから
である。

Ｌの遷移点では、（−１−ｔ　＋１’２　）の幅のパル
スか生じている。これは、′１”２パルスが立下り、Ｉ
”＋パルスが立上りの瞬間に入力信号ＳかＬ″から“’
　Ｈ”へ変化したためである。

ＭＯ″）遷移点ては、入力信号Ｓが゛冒１　ｎから°Ｉ
　Ｉ　＋＋へ変化するのに応じて、Ｔｌパルスが生する
。パルス幅に異常はないが、入力信号Ｓの変化よりも、
時間的に先行して、−１−２パルスが生する。

Ｎの遷移点ては、入力信号Ｓが°′Ｌ“から■”へ変化
スるのに伴い、Ｔｌパルスが生スル。パルス幅に異常は
なシＮ０シかし、これも１．入力信号Ｓより、出力信号
Ｑの変化の方か時間的に先行する。

これらは、みかけ」二、因果律に反する。

０の遷移点ても、−ｒｔ　より狭いパルス幅のパルスが
過渡的に表われる。これは、Ｔ１パルスが１、Ｔ２パル
スが０である期間に、入力信号Ｓがｔｔ　Ｈ＋＋から′
Ｌ″へ変化したからである。

このように、従来のＦ　Ｓ　Ｘ変調回路では、入力信号
か遷移する時、パルス幅が、Ｔ１でもＴ２てもない不規
則なパルスか発生する。

また、出力信号の方が入力信号より早く変化することも
あり、従来のＦ　Ｓ　Ｋ変調方式によると、復調回路で
、送信信号を正しく再現することができない場合があっ
た。

（つ）　Ｄフリップフロップ 本発明者は、これらの従来技術の画点は、変調回路のＴ
１パルス（（Ｌ）、Ｔ２パルス（ｆ　ｏ　）、のパルス
と、送信信号Ｓとか、適切に同期していない事に起因す
ると考える。

送信信号Ｓの変化する最小・単位時間が、Ｔ１パル７、
．１−ｚパルスのパルス幅の整数倍である場合、送信信
号Ｓと、］゛１パ１パルス−２パルスを同ｊυ１．させ
る事かできるかも知れない。しかし、送信信号Ｓの変化
する最小単位時間は一般性のある方か望まシイシ、Ｔ１
パルス、Ｔ２パルスによる制限を受けない方が良い。

本発明者は、そこで、送信信号を、Ｔ　ｔパルスによっ
て修正し、修正信号を使って、Ｔ１パルス、Ｔ２パルス
を択一的に出力する−１−１にす第１は圓い事に気付い
た。

このために、Ｄフリップフロップを用いる。

Ｄフリップフロップ゛は、Ｄ入力、Ｔ入力及びリセット
人力にと、Ｑ出力、Ｑ出力を有する。リセット入力枝が
１になると、ＱはＯになる。本発明ではに入力は常にＯ
とする。

■入力に、パルスの立上り部分が与えられた時に、Ｑ出
力にはＤ入力と同じ値が現われる。Ｔ入力に、パルスの
立」二り部分が入力されない時、Ｑ出力は、Ｄ入力と（
ま無関係で、以ｉｉＪの一定値を保持する。

Ｄフリップフロップは、このように、−ｉ’　人力かＤ
入力の読込みのタイミングを与えるようｔこなっている
。

従って、例えは、Ｄ入力とＱ出力とを接続してオキ、■
入力にクロツクノクルスを与えると、Ｑ出力には、２倍
のパルス幅の分周ＳルスカＳ生１″る。

（１）本発明のＦ　Ｓ　Ｘ変調回路 第１図は本発明０）　Ｆ　Ｓ　Ｘ変調回路の回路図であ
る。

カウンタ１は、２種類の７句しスｆＬと［ｕとを生する
。［＋、は［ｏの２倍のパルスである。それぞれのパ′
ルス幅は、既に述べたように、Ｔｚ　、　Ｔ１である。

発振回路２は、基本となるクロックツ々ルスを発生する
。これを何回か分周し、）９１１２幅を・２倍ずつ増し
てゆき、１１１の周波数のパルスと、「Ｌの周波数のパ
ルスを作る。

Ｄフリップフロップ３が新しくつけ加えらね５ている。

Ｄフリップフロップ３のＤ入力には、入力信号Ｓかつな
がれる。■入力には、カウンタの、長い方のパルス日が
入力される。

アンドケート４の２つの入力端子には、短い方のパルス
［１（と、Ｄフリップフロップ３のｑ出力とが接続され
る。アントゲ−１−５０）　２つの入力端子にハ、長い
方のパルスＥＬと、Ｄフリップフロップ３のＱ出力とが
接続される。

アンドゲート４．５の出力は、オアゲート６に入力され
る。オアゲート６の出力がＦ　Ｓ　Ｋ変調出力信号Ｑで
ある。

第３図によって、この回路の動作を説明する。

第３図の（ａｌは入力信号Ｓの波形側図である。（ｂｌ
は長い方のパルス（＋、（Ｔ２）の波形図、（０は短い
方のパルス［ｏ　（Ｔｔ　）の波形図、ｉｄ）は１〕フ
リツプフロツプのＱ出力の波形図、ｔｅｌは１）フリッ
プフロップのＱ出力の波形図、（「）はアンドゲート４
の出力波形図、（ｇ）はアンドゲート５の出力波形図、
（１１）はＦＳＫ変調出力Ｑである波形図を示す。

Ｔｂｌ　、　ｆｃｌに示すようｊこ、カウンタからの変
調パルスｆＬ、　［ｏ　ハ、２ｆｔ：　＝　ｆｏ　トナ
７１周波数テアル。

ｔｏパルスを分周してｒしを作るから、２つのパルスは
、立上り部分又は、立下り部分に於て一致したタイミン
クを与える。この例では、立上り部分に於て同期されて
いる。

＋ａ＋に示す入力信号ＳかＤフリップフロップのＤ入力
に加えられ、′工”入力には、［Ｌパルスか与えられる
から、［しパルスの立上りの瞬間に、入力信号Ｓのデジ
タル値かＱ出力に現わねることになる。

入力信号Ｓは、例えば立上り点５０、立下り点５１、立
上り点５２を持っているとする。

［Ｌパルス５３が、立上り点５０に一致するが、パルス
５３によってＤフリップフロップは変化しない。パルス
５３の立上りの方が、立−ヒり点５０より早いからであ
る。

次の「Ｌパルス５４の立上り時に、Ｄフリップフロップ
３の出力が、入力信号Ｓの立上り点５０に応じて変化す
る。これがＱ出力６０である。

入力信号３の立下り点５１に対応し、同様に、ｆｌハパ
ル５５では無変化で　［夏、パルス５６てＤフリップフ
ロップは変化する。これがＱ出力６１の立下り点である
。

入力信号Ｓの立上り点５２に対し、【１．パルス５７の
立上り時に、Ｉ）フリップフロップは変化する。これか
、Ｑ出力６２の立上り点である。

ｆｅ）のＱ出力は、Ｑ出力の反対であるから、パルス変
化６０〜６２に対応し、７０−７２の変化をする。

アンドゲート４の出力は、［１１パルスとＱ出力の積で
あるから、［ｏパルス５８から５９か、ｑ出力が１であ
る期間に存在し、こねらがアンドゲート４の出力に現わ
れる。

アンドゲート５の出力は、［ＬパルスとＱ出力の積であ
る。Ｑ出力が７１ｊで立下るまで、［＋−パルスが出力
に現われる。これがパルス５３まてのパルス列であるー Ｑ出力の１である７１から７２までの間の１１゜パルス
５６〜５６’も、アンドケート５の出力に現われる。

オアゲート６は、アンドゲート４，５の出力の和を与え
る。（ｈ：・に示す和出力Ｑは、パルス５３までのｆＬ
パルスと、５８〜５９まての［０パルス、５６〜５６′
マで）ｒｌ、パルス、６４　以後（７）　ｆ　ｏ　パル
スか順次現わわる。

重要な事は、出力信号Ｑは、ｆｎ　、　ＥＬパルスのい
ずれかのパルスであって、それ以外のパルス幅のものを
全く含まない、ということである。

パルスの立上り、立下りの間隔は必すＴ１であるかＴ２
であるかである。

！ （オ）　　実　　施　　例 第２図：こよって、実施例の回路を説明する。

実際には、ＦＳＸ送受信回路をワンチップのモノリシッ
クＩＣの中に納めるのが信頼性、コストの点て便利てあ
乙。第２図はモノリシックＩＣの中の回路の一部分であ
る。もちろん、ディ゛スクリ二トな素子を使って回路を
構成することもできる。

発振器２の基本クロックパルスを、Ｄフリップフロップ
１０〜１５て、２倍のパルスに変換してゆく。この例で
は４　Ｍ　ＨＺのパルスを発振させ、２ＭＨｚ　、ＩＭ
Ｈｚ　、・・・・・・と周波数を半分に減じてゆく。

Ｄフリップフロップ１０〜１５は、Ｑ出力とＤ入力とを
つないであるから、単なる（２倍）分周器として機能し
ている。

入力信号Ｓは、ナントゲート１６、ノアゲート１７て反
転さぜられる。ナンドケート１８１９は、通常のＲＳフ
リップフロップを構成する。これらは、入力信号Ｓを立
上り、立下りのきわいなパルスに整形する。入力信号Ｓ
とほぼ同じパルスがＲＳフリップフロップの出力に整形
さ１＋て現われる。

ＲＳフリップフロップの出力は、Ｉ）フリップ７０ツブ
２８のＤ入力につながれる。１）フリップ７０ツブ２８
、ナントゲート２９，３０、ノアゲート３１からなる部
分が、第１図の１）フリップ７０ツブ３、アンドゲート
４，５、オアケート６に対応している。

Ｄフリップフロップ２８の（トリカー）゛１人力には、
ｆＬパルスが入力される。ナントゲート２９にはｆＩ＋
パルスの反転（Ｑ出力）出力か人力される。ナントゲー
ト３０には、ｆ＋、の反＋１＋４ζパルスｈ１入力され
る。ナントゲート２９．．３０の残りの入力端子には、
Ｄフリップフロップ２８のＱ、Ｑ出力を接続しである。

ナントゲート２９．３０の出力は、ナントゲート３１に
入力される。ナントゲートとノアゲートの組合せは、ア
ンドゲートとオアゲートの組合せと同一であるから、第
１図のものとこの部分の素子２９．３０．３１が厳密に
対応する。

（力）効　果 本発明は、デジタル入力信号Ｓと、変調パルスｆＨ，ｆ
ｔとを同期させるため、Ｄフリップフロップに入力信号
Ｓを与え、ＥＬパルスをトリガー人力として加えた時に
、入力信号Ｓがフリップフロップの出力Ｑに現われるよ
うにしている。

このため、次の効果がある。

入力信号が変化する時に、パルス幅°の異常なパルスが
出現することはない。必ずｆＬ、　ｆＬパルスのいずれ
かである。後納“する際に、パルスを混同する惧れかな
い。

また、入力信号Ｓの変化より、必ず、後に、出力Ｑが変
化する。出力の変化が先行するという事はない。

第１図に於て　ｆｔ、パルスが、Ｄフリップフロップ３
のトリが一人カ丁と、アンドゲート５の入力にそのまま
入力されている。

第２図の実施例では、ナントゲート２９．３０には、ｆ
＋、　、　ｆｕの反転パルスが入力されている′。

従って、第９図のｆｂ）　、　ＦＣ＋のパルス波形は反
転したものを考えなければならない。

ところがＤフリップフロップ２８のトリガー人力Ｔには
、ＥＬパルスがそのまま入力されている。

このような変更はしかし、重大な事ではない。

第３図のｆｆｌ　、　ｆｇ）の波形が反転するだけで、
このため、変調信号は、ＴＩ／２　、　Ｔ２／またけ、
（Ｅｌ　、　ｆｇｌより遅れるだけのことである。

重要な事は、ｆＬ、［ｏパルスが同期しており、両方の
パルスが立上る時、又は立下る時にＤフリップフロップ
３にトリガーへカ丁が加えられる、という要件である。

従って、２ｆｔ　＝　ｆＨというのは必要条件ではなく
−ｎ　ｆｔ　＝　ｆｏ　（−ｎは整数）であれば良い。

ｆＬの周期てＤフリップフロップのトリガー人力Ｔにト
リガー信号が与えられるが、立上りの時にトリガーされ
るということも必要条件ではない。立下りの時にトリガ
ーされるＤフリップフロップでも良い。

ただし、Ｄフリップフロップがトリガーされる瞬間に、
ｆｏパルス、ｆＬパルスがともに同方向の変化をする、
という事が必要である。

もしも、［ｏ　、、ｆＬの変化の方向が異る場合は、ア
ンドゲート４゛、５、ナンドゲ−１−２９，３０という
ように一致させず、アンドゲートとナントゲートとを組
合せれば良い。

【図面の簡単な説明】

第１図は本発明のＦ　Ｓ　Ｋ変調回路の回路図。 第２図は実施例を示す回路図。 第３図は本発明の回路に於ける各素子の動作を例示する
波形図。（ａｊは入力信号Ｓの波形例図、（ｂｌは長い
方の［ｉ、パルス（Ｔ２）の波形図、（Ｃ）は短い方の
［＋＋パルス（Ｔ１）の波形図、（ｄ）はＤフリップフ
ロップのＱ出力波形図、（ｅｌはＤクリップフロップの
Ｑ出力波形図、（ｆ）はアンドゲート４の出力波形図、
ｆｇ＋はアンドゲート５の出力波形図、（ｈｊはオアゲ
ートの出力波形図。 第４図はＦＳＸ変調の入力出力波形対応図。［ａ）は入
力波形、（ｂ）は変調波形。 第５図は従来例に係るＦ　Ｓ　Ｋ変調回路図・。 第６図は第５図の回路に於ける各素子の波形図。 １・・・・・・カウンタ ２・・・・・・発振器 ３　・・・・・Ｄフリップフロップ ４．５・・・・・アンドゲート ６・・・・・・オアゲート １０′〜１５・・・・Ｄフリップフロップ２８・・・・
・・Ｄフリップフロップ ２９．３０・・・・・ナントゲート ３１・・・・・・ノアゲート Ｓ・・・・・・デジタル入力信号 Ｑ・・・・・・ＦＳＫ変調信号

Claims (2)

【特許請求の範囲】
1. （１）高い周波数の変調パルス［ｏと、これの整数分の
   −である低い周波数の変調パルスＥ＋。 とを同期させて発生させるカウンタ１と、Ｓ入力を低い
   周波数の変調パルスｆして同期させるＤフリップフロッ
   プ３と、該Ｄフリップフロップ３のＱ出力、Ｑ出力と変
   調パルスｉｎ　、　ｆＬとを積演算する素子と、積演算
   の結果を和演算する素子とより成る事を特徴とするデジ
   タルＦＳＫ変調回路。
2. （２）　　変ｍ　パルスｆＨは、変調パルス［Ｌの２倍
   の周波数である特許請求の範囲第（１）項記載のデジタ
   ルＦＳＸ変調回路。