JPS61144902A - 信号形成回路 - Google Patents

信号形成回路

Info

Publication number
JPS61144902A
JPS61144902A JP26617284A JP26617284A JPS61144902A JP S61144902 A JPS61144902 A JP S61144902A JP 26617284 A JP26617284 A JP 26617284A JP 26617284 A JP26617284 A JP 26617284A JP S61144902 A JPS61144902 A JP S61144902A
Authority
JP
Japan
Prior art keywords
frequency
counter
signal
circuit
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26617284A
Other languages
English (en)
Inventor
Shinya Kanda
真也 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26617284A priority Critical patent/JPS61144902A/ja
Publication of JPS61144902A publication Critical patent/JPS61144902A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] この発明は、信号形成技術さらには正弦波のような交流
信号の形成に適用して特に有効な技術に関し、例えばブ
ツシュホン型電話器におけるブツシュ音発生のための正
弦波信号の形成に利用して有効な技術に関する。
[背景技術] @話回a、mにおける加入者線端末のブツシュホン型電
話器は、内部にトーンジェネレータを有し、ブツシュボ
タンが押されると、それぞれ対応した周波数のブツシュ
音が発生されるようになっている。
従来、電話器内のトーンジェネレータとしては、第3図
に示すように、発振器1と分周器2a、2b、キーデコ
ーダ3およびリング状に接続されたジョンソン・カウン
タと呼ばれるシフトレジスタ4a、4bとD/A変換器
5a、5bとからなるDT’MF (デュアル・トーン
・マルチ・フリークエンシ)発振器が用いられていた。
すなわち1発振器1から供給される原発振信号を、分周
器2aと2bで適当な整数比で分周してそれぞれ4種類
の周波数信号を形成する。そして。
マトリックス状に配設されたキーボードからの信号をキ
ーデコーダ3でデコードして、押されたブツシュボタン
に対応する周波数の信号を各分周器2a、2bから一つ
ずつ選択してシフトレジスタ4a、4bに供給し、シフ
ト動作させる。このシフトレジスタ4a、4bの出力信
号をD/A変換器5a、5bで各々D/A変換して形成
された2つの擬似正弦波を合成することによって所望の
周波数のブツシュ音を発生させていた。
しかしながら、上記のようなりTMF発振器にあっては
、分周比が整数であるため高い周波数精度を得るには、
原発振信号の周波数を高くしなければならない。つまり
、原発振信号の周波数を低くすると、それを整数比で分
周したとき所望の周波数から離れた周波数を使用しなけ
ればならない。
そ、の結果、D/A変換して得られた正弦波信号の周波
数精度が下がってしまう。
そこで1発振器1の振動子として従来は高い周波数で発
振する水晶振動子を用いて例えば3.58MHzのよう
な高周波の原発振信号を発生させていた。そのため、D
TMF発振器を内蔵したICの消費電力に無駄が多いと
いう不都合があった。
[発明の目的] この発明の目的は、原発振信号を分周して所望の周波数
の交流信号を形成する場合において、周波数精度を向上
させ、もしくは周波数精度を低下させることなく消費電
力を減少させ得るような信号形成技術を提供することに
ある。
この発明の他の目的は、原発振信号を分周して所望の周
波数の交流信号を形成する信号形成回路を用いたトーン
ジェネレータのコストダウンを可能にすることにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
[発明の概要コ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
すなわち、分周カウンタからなる原発振の分周回路の計
数動作を遅らせるような補正回路を設け。
この補正回路によって適当な間隔で計数を遅らせる信号
を分周回路に入れてやることにより、従来は整数比でし
か分周が行なえなかった回路を分数比で分周が行なえる
ようにして、周波数精度を向上させ、もしくは周波数精
度を低下させることなく原発振周波数を下げて消費電力
を減らすとともに、発振器の振動子として高価な水晶振
動子に代えて安価なセラミック振動子をを使用できるよ
うにして、原発振信号を分周して所望の周波数の交流信
号を形成する信号形成回路を用いたトーンジェネレータ
のコストダウンを可能にするものである。
[実施例コ 第1図は、本発明に係る交流信号形成回路を、ブツシュ
ホン型電話器用ICのDTMF発振器に適用した場合の
一実施例を示す。図面には説明を簡単にするため、第3
図における一対の分周器2a、2bとそれに接続される
回路のうち片側の回路のみが示されている。実際のDT
M発振器では。
図中の発振器1を除く他の回路がもう一組設けられる。
第1図の実施例においては、分周カウンタ21とリセッ
ト回路22とによってプログラマブルな分周器(2a、
2b)が構成されている。分周カウンタ21は、例えば
アップカウンタによって構成され1発振器1から供給さ
れる原発振信号φ。
をカウントアツプして行く。リセット回路22は、上記
分周カウンタ21の計数値を監視し、キーデコーダ3等
から供給されるキー人力のデコード信号に基づいて分周
カウンタ21の計数値が所定値(m )に達したときに
リセット信号R8】を出力して分周カウンタ21をリセ
ットし、再び「0」からカウントアツプを開始させる。
これによって、リセット回路22からは、原発振信号φ
Qを分周比m(mは整数)で分周した周波数のリセット
信号R81が出力される。リセット回路22は1例えば
4種類の計数値を保持し、キー人力KEYに応じて分周
カウンタ21による分周率を4段階に変えるようにされ
ている。
上記リセット回路22から出力されるリセット信号R5
1がジョンソン・カウンタと呼ばれるシフトレジスタ4
に供給されこれをシフト動作させる。ジョンソン・カウ
ンタは、シフトレジスタの最終ビットの出力信号がイン
バータを介して初段に入力されるように構成されている
。このシフトレジスタ4が上記リセット信号R81によ
ってシフト動作されると、最初は初段のビットから最終
ビットに向かって順番に「1」がセットされて行く。全
ビットが「1」にセットされると、インバータの出力が
反転して今度は最初のビットから最終ビットに向かって
「0」がセットされて行く。
このような順序で変化するシフトレジスタ4のビットパ
ターン(シフトレジスタ4のビット数を16ビツトとす
るとビットパターンはその倍の32種類)をD/A変換
器5でD/A変換することにより、擬似正弦波信号Vo
utが出力される。
ここまでの回路構成と動作は、従来のDTMF発振器(
第3図)とほぼ同様である。
しかして、この実施例では、分周カウンタ21とリセッ
ト回路22しからなる分周器とシフトレジスタ(ジョン
ソン・カウンタ)4との間に分周比補正回路10が設け
られている。この分周比補正回路10は、特に制限され
ないが、上記リセット回路22から出力されるリセット
信号R8,を計数するカウンタ11とこのカウンタ11
の計数値を監視して、所定数(n)に達したときカウン
タ11をリセットさせるリセット回路12とから構成さ
れている。そして、このリセット回路12から出力され
るリセット信号R82を前記分周カウンタ21に供給し
て原発振信号ψ0の1クロック分だけ遅れてリセットさ
せるようになっている6しかも、このリセット回路12
も前記リセット回路22と同様にキー人力KEYに応じ
て4種類の計数値を保持し、カウンタ11の計数値nを
4段階に変えるようにされている。
従って、この実施例によれば、分周カウンタ21から出
力される原発振信号φ0の周波数をm分の1に分周した
周波数のリセット信号RS、がn個だけ補正回路10内
のカウンタ11へ入って来ると、リセット回路12によ
ってカウンタ11がリセットされるとともに、リセット
信号R81よりも1クロツク遅れて分周カウンタ21が
再びリセットされる。そのため1分周カウンタ21は1
クロック分遅れて計数を一開始することになる。
その結果、ジョンソン・カウンタ(4)へ供給されるリ
セット回路22の出力信号(リセット信号)R51は、
第2図に示すように、通常はパルス幅が原発振信号φ0
のm倍であったものが、n回に一度ずつパルス幅がm+
1倍に引き延ばされる。つまり1分周比がm+(1/n
)となり、分数表示された分周比で原発振信号φ0を分
周することができるようになる。
そのため、従来のDTMF発振器と比べて発生される正
弦波信号の周波数精度を向上させることができる。ある
いは、従来と同程度の周波数精度を得る場合には、xi
振倍信号周波数を低くすることができ、これによって回
路全体の消費電力を減らすことができる。
また、この実施例によれば、同じ原発振信号を用いた場
合、従来に比べて周波数精度を1桁程度高くすることが
できるので、逆に原発振信号の周波数を1桁程度下げて
も周波数精度を従来と同じ程度に保つことができる。そ
の結果、従来は振動子として水晶振動子を用いていたも
のがセラミック振動子を使用できるようになり、DTM
F発振器を用いたトーンジェネレータのコストを低下さ
せることができる。
なお、上記実施例では、分周比補正回路10内のリセッ
ト回路12の出力信号R82を1クロツク遅れて分周カ
ウンタ21に入れて、リセット信号R5□のn回に一度
だけ分周゛カウンタ21の実質的な計数値を変更させる
ことで分周比をmからm+(1/n)に変えるようにし
ているが、分周カウンタ21の前段に適当なディレィ回
路を設け、補正回路内のリセット回路12の出力信号R
32をこのディレィ回路に入れてn回に1度だけ原発振
信号φ0を1クロツク分だけ引き延ばして分周カウンタ
21に入れてやるようにしてもよい。
また、上記実施例では、分周カウンタ21としてアップ
カウンタを用いてゼロからカウントアツプさせているが
、これをダウンカウンタで構成し、リセット回路12に
代わるような設定回路でキー人力KEYに対応した計数
値を分周カウンタ21に設定して原発振信号でカウント
ダウンさせ、オール「0」になった時点でリセット信号
R5Iを発生させるようにしてもよい。あるいは、アッ
プカウンタを所定値からカウントアツプさせ、オール「
1」になった時点でリセット信号R3,を発生させるよ
うにしてもよい。
また、上記実施例では、補正回路10を1段使用してい
たが、補正回路の後に更に同様の補正回路をつけ加える
等し、複数の補正回路を組合わせて使用するようにして
もよい。
[効果コ 分周カウンタからなる原発振の分周回路の計数動作を1
タロツク分遅らせるような補正回路を設け、この補正回
路によって適当な間隔で計数を遅らせる信号を分周回路
に入れてやるようにしたので、従来は整数比でしか分周
が行なえなかったものが分数比で分周が行なえるように
なるという作□ 用により、周波数精度を向上させ、も
しくは周波数精度を低下させることなく原発振周波数を
下げて消費電力を減らすことができる。また、原発振の
周波数を下げても周波数精度が低下しないため。
発振器の振動子として安価なセラミック振動子を使用で
きるようになり、これによって原発振信号を分周して所
望の周波数の交流信号を形成する信号形成回路を用いた
トーンジェネレータのコストダウンが可能になるという
効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
5分周器の出力すなわちリセット信号RS、のn個に一
度ずつ分周カウンタの動作を1クロツクだけ遅らせてい
るが。
補正回路内のディレィを適当に設定してやるなどの方法
により、リセット信号RS1のn個に一度ずつ分周カウ
ンタの動作を2クロツクもしくは3クロック以上遅らせ
るようにしてもよい。更には、n個に1度ずつカウンタ
21を早くリセットし、m −1/ nで分周するよう
にしてもよい。この場合も、n個に2クロツクもしくは
3クロック以上早めてもよいことは言うまでもない。
また、実施例ではシフトレジスタの一例としてジョンソ
ン・カウンタが示されているが、それ以外にもリング・
カウンタその他の形式のシフトレジスタを用いることが
可能である。
[利用分野] 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるブツシュホン型電品
器用ICにおけるDTMF発振器に適用したものについ
て説明したが、それに限定されず、交流信号(正弦波)
の発生を行なうアナログ集積回路一般に利用することが
できる。
【図面の簡単な説明】
第1図は、本発明をブツシュホン型電話器用丁Cにおけ
るDTMF発振器に適用した場合の要部の一実施例を示
す回路構成図。 第2図は、その回路における分周器の出力信号(R31
)の波形を示す説明図。 第3図は、従来のブツシュホン型電話器用ICにおける
DTMF発振器の構成例を示す回路図である。 1・・・・発振器、la・・・・振動子、4・・・・シ
フトレジスタ(ジョンソン・カウンタ)、5・・・・D
/A変換器、10・・・・分周比補正回路、11・・・
・補助カウンタ、12.22・・・・リセット回路。 21・・・・分周カウンタ。

Claims (1)

  1. 【特許請求の範囲】 1、原発振信号を適当な整数比で分周する分周器と、該
    分周器の出力信号によってシフト動作されるシフトレジ
    スタと、該シフトレジスタの並列出力をD/A変換して
    所望の信号波形を形成するためのD/A変換器とからな
    る信号形成回路であって、上記分周器とシフトレジスタ
    との間には分周器の出力を監視して所定回数ごとに分周
    器の動作を1クロック遅らせる分周比補正回路が設けら
    れてなることを特徴とする信号形成回路。 2、上記分周比補正回路は、上記分周器の出力に応じて
    原発振信号を1クロック遅らせて分周器に供給するディ
    レイ回路を有することを特徴とする特許請求の範囲第1
    項記載の信号形成回路。 3、上記分周器は、原発振信号を計数する分周カウンタ
    と、その計数値を設定する回路とからなるものにおいて
    、上記分周比補正回路は上記分周カウンタの出力を計数
    する補助カウンタと、この補助カウンタの計数値が所定
    値になったときリセット信号を形成し、上記分周カウン
    タおよび上記補助カウンタをリセットするようにされて
    なることを特徴とする特許請求の範囲第1項記載の信号
    形成回路。
JP26617284A 1984-12-19 1984-12-19 信号形成回路 Pending JPS61144902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26617284A JPS61144902A (ja) 1984-12-19 1984-12-19 信号形成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26617284A JPS61144902A (ja) 1984-12-19 1984-12-19 信号形成回路

Publications (1)

Publication Number Publication Date
JPS61144902A true JPS61144902A (ja) 1986-07-02

Family

ID=17427261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26617284A Pending JPS61144902A (ja) 1984-12-19 1984-12-19 信号形成回路

Country Status (1)

Country Link
JP (1) JPS61144902A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131443U (ja) * 1987-02-20 1988-08-29
JPH0263243A (ja) * 1987-12-08 1990-03-02 Mitsubishi Electric Corp Dtmfジェネレータ回路
JPH0554162U (ja) * 1991-12-21 1993-07-20 株式会社東洋工機 ボデーマウント装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131443U (ja) * 1987-02-20 1988-08-29
JPH0263243A (ja) * 1987-12-08 1990-03-02 Mitsubishi Electric Corp Dtmfジェネレータ回路
JPH0554162U (ja) * 1991-12-21 1993-07-20 株式会社東洋工機 ボデーマウント装置

Similar Documents

Publication Publication Date Title
JP3691310B2 (ja) 周波数測定回路
US3590131A (en) Electronic musical scale generator employing a single master oscillator
JPS6224791A (ja) 波形発生器およびこれを用いた多周波電話ダイヤル回路
US5287296A (en) Clock generators having programmable fractional frequency division
US3743756A (en) Method of producing tones of a preferably substantially equal-tempered scale
JPS60230705A (ja) 時変信号を発生するためのデジタル回路および方法
US3941942A (en) Two of eight tone encoder
EP0147791B1 (en) Dual-tone multiple-frequency-signal generating apparatus
JPH0894725A (ja) 複数基準発振器用タイミング発生器
JPS61144902A (ja) 信号形成回路
JPH0437205A (ja) 発振装置
US3985966A (en) Method and apparatus for generating digital dual frequency signals
KR910001675B1 (ko) 이중음 다중주파수 및 고저음 발생회로
US4508000A (en) Frequency-selectable signal generator
JPH1198007A (ja) 分周回路
EP0139657A4 (en) PROGRAMMABLE COUNTER OF NON-WHOLE NUMBERS.
JPS60194807A (ja) 正弦波発生回路
KR960014531B1 (ko) 디지탈 파형 발생기에 있어서 표본화 주파수 채배회로
KR0165052B1 (ko) 디지탈 링백톤 발생회로
JP3026382B2 (ja) Dtmf信号生成回路
JPH01151349A (ja) Dtmf回路
SU714383A1 (ru) Устройство дл формировани импульсов заданной длительности
SU748842A1 (ru) Устройство дл импульсного преобразовани частоты
KR940000661Y1 (ko) 다주파음 발생회로
JPS5635588A (en) Equivalent pulse eliminating circuit