JPS5936059Y2 - 同期信号分離回路 - Google Patents

Description

【考案の詳細な説明】 本考案は例えばテレビジョン受像機に用いられる同期信
号分離回路の改良に関する。

テレビジョン受像機において映像検波信号中から水平、
垂直同期信号を分離するために、従来は先ず振幅分離回
路により複合同期信号を取り出し、次に周波数分離回路
により垂直同期信号を分離していた。

この場合、振幅分離回路の入力側のバイアス発生時定数
回路にコンデンサを使用しており、また周波数回路に積
分用コンデンサを使用していた。

このため同期信号分離回路を集積回路（ＩＣ）化する際
に前記各コンデンサをＩＣパッケージ外に付加するのが
通常であるが、外付は回路部品が多くて小形化上支障が
あり、またＩＣの接続ピン数を多く必要とする欠点があ
った。

また従来の振幅分離回路および周波数分離回路よりなる
同期信号分離回路は、使用素子数が多く回路構成が複雑
であった。

本考案は上記の欠点を除去すべくなされたもので、３段
ダーリントン接続トランジスタ回路の前２段を用いてミ
ラー積分回路を構成することによって、振幅分離、周波
数分離を共通に行なうことができ、使用素子数が少なく
て回路構成が簡単であり、ＩＣ化に際して外付は回路部
品数およびＩＣ接続ピン数を少なくし得る同期信号分離
回路を提供するものである。

以下図面を参照して本考案の一実施例を詳細に説明する
。

第１図において入力端子１１はコンテ゛ンサＣ１、抵抗
Ｒ１を直列に介してＮＰＮ形トランジスタＱのベースに
接続されている。

このトランジスタＱには更に２段のＮＰＮ形トランジス
タＱ２．Ｑ３がダーリントン接続され、終段のトランジ
スタＱ３のエミッタは接地され、各段トランジスタＱ１
．Ｑ２゜Ｑ３のコレクタはそれぞれ負荷抵抗Ｒ２，Ｒ３
，Ｒ４を介して電源Ｅ。

に接続されている。また前記トランジスタＱ０のベース
とトランジスタＱ２のコレクタとの間にコンデンサＣ２
が接続され、さらに抵抗Ｒ１とコンデンサＣ１との接続
点は抵抗Ｒ５を介してバイアス電源ＥＢ （あるいは前
記電源Ｅ。

）に接続されている。

上記構成の同期信号分離回路において、抵抗Ｒ１、トラ
ンジスタＱ１．Ｑ２、負荷抵抗Ｒ２，Ｒ３およびコンテ
゛ンサＣ２によりミラー積分回路１２が形成されている
。

而して入力端子１１に印加される複合映像信号、例えば
テレビジョン受像機の映像検波信号の水平同期信号期間
においては、ミラー積分回路１２によりミラー積分動作
が行われる。

したがってこのときトランジスタＱ１のコレクタには殆
んど電流は流れず、出力は現われないが、水平同期信号
部分の殆んどはコンデンサＣ２を充電しさらにトランジ
スタＱ２を介してトランジスタＱ３のベースに流れ、こ
のためトランジスタＱ３は飽和状態（オン状態）になり
、このコレクタには水平同期信号出力（第２図Ｃ参照）
が得られる。

これに対して映像検波信号の水平走査期間には前記コン
デンサＣ２に蓄積されていた電荷が負荷抵抗Ｒ３→コン
デンサＣ２→抵抗Ｒ□→コンデンサＣ１の経路で放電さ
れ、このためトランジスタＱ２のコレクタには第２図す
に示すように映像信号が若干現われる。

一方、映像検波信号の垂直同期信号期間には、ミラー積
分回路１２で垂直同期信号部電流を流し切れずトランジ
スタＱ１は飽和状態（オン状態）になり、これに伴って
ダーリントン接続されているトランジスタＱ２．Ｑ３も
それぞれ飽和状態（オン状態）になる。

したがってトランジスタＱ１のコレクタには第２図ａに
示すように垂直同期信号が得られ、トランジスタＱ２．
Ｑ３の各コレクタ出力もそれぞれ第２図す、Ｃに示すよ
うに垂直同期信号成分が現われる。

上記場合に垂直同期信号によるダーリントン接続トラン
ジスタＱ１．Ｑ２．Ｑ３の飽和電流は、入力コンテ゛ン
サＣ１に充電され、このコンデンサＣ１の蓄積電荷は映
像検波信号の垂直走査期間に抵抗Ｒ５を介して放電され
る。

なおダーリントン接続された初段トランジスタＱ１のベ
ース電位は垂直同期信号先端レベルに追随して決まるの
で、テレビジョン受像機入力にゴースト等がある時に水
平同期信号先端レベルに対して垂直同期信号先端レベル
が小さくなっても垂直同期信号、水平同期信号とも安定
に振幅分離される。

かくてトランジスタＱ３のコレクタには複合同期信号が
現われ、これは水平ＡＦＣ回路、カラーパーストゲート
回路へ供給され、トランジスタＱ１のコレクタから取り
出された垂直同期信号は垂直発振器の同期入力となる。

なおトランジスタＱ２のコレクタ出力を適当なレベルで
゛スライスしパルス整形して垂直同期信号を取り出して
もよいが、水平同期信号に対するミラー積分のため等価
パルスによる凹みや映像信号分が上記コレクタ出力（第
２図す参照）に含まれており、同期分離レベルの変動と
かパルス整形回路のばらつきによっては、上記凹みの所
でスライスしてしまい、インターレース不良を起すおそ
れがある。

またゴースト等によりミラー積分量が多くなる人力信号
時には、垂直走査期間内の映像分が増大して整形回路の
スライスレベルに達して誤動作させるおそれがある。

これに対してトランジスタＱ１のコレクタ出力には垂直
同期信号部分によるトランジスタＱ１のオン時のみ出力
、即ち垂直同期信号が得られるので、この信号をそのま
ま垂直発振器の同期入力として支障がない。

なお上記同期信号分離回路のＩＣ化に際しては、入力コ
ンテングＣ１、バイアス抵抗Ｒ５、ミラー積分回路用の
抵抗Ｒ１およびコンデンサＣ２をＩＣパッケージの接続
ピンＰ１．Ｐ２に外付は接続し、３段ダーリントン接続
のトランジスタＱｌ ５ Ｑ２９ Ｑ３５各負荷抵抗Ｒ
２，Ｒ３，Ｒ４等をＩＣ化する。

したがって上述したような同期信号分離回路によれば、
３段ダーリントン接続トランジスタ回路の前２段を用い
てミラー積分回路を構成することによって、振幅分離、
周波数分離を共通に行うものであり、使用素子数が少な
くて回路構成が簡単であり、また使用コンデンサも少な
いのでＩＣ化に際して外付は回路部品数およびＩＣ接続
ピン数を少なくすることができる等の利点がある。

しかも垂直同期信号分離動作のバイアスレベルは垂直同
期信号の先端レベルに追随するので、上記同期信号分離
回路をテレビジョン受像機に用いた場合に、ゴースト等
時にも安定な同期分離が行われ、テレビジョン受像機の
同期性能が向上する利点もある。

【図面の簡単な説明】 第１図は本考案に係る同期信号分離回路の一実施例を示
す回路図、第２図は第１図の動作を説明するために示す
波形図である。 Ｒ１・・・・・・抵抗、Ｑｌ、Ｑ２．Ｑ３・・・・・・
トランジスタ、Ｒ１，Ｒ２，Ｒ３・・・・・・負荷抵抗
、Ｃ２・・・・・・コンデンサ。

Claims (1)

1. 【実用新案登録請求の範囲】 複合同期信号が印加される入力端子と、 この入力端子に入力端側が接続され、前記複合同期信号
   に対する基準直流レベルを設定する信号分離レベル設定
   手段と、 この信号分離レベル設定手段の出力端にベース側に接続
   され、コレクタ側に接続された第１の負荷に前記複合同
   期信号中の切り込みパルス列を出力する第１のトランジ
   スタと、 この第１のトランジスタのエミッタ電流をベース側の入
   力電流とし、コレクタ側がミラー積分効果を呈するコン
   テ゛ンサを介して前記第１のトランジスタのベース側に
   接続された第２のトランジスタと、 この第２のトランジスタのエミッタ電流をベース側の入
   力電流とし、コレクタ側に前記複合同期信号を出力する
   第２の負荷を有する第３のトランジスタとを少なくとも
   具備したことを特徴とする同期信号分離回路。